半导体存储器和可编程逻辑器件

《半导体存储器和可编程逻辑器件》由会员分享，可在线阅读，更多相关《半导体存储器和可编程逻辑器件（60页珍藏版）》请在金锄头文库上搜索。

1、第7章 半导体存储器和可编程逻辑器件存储器用以存储二进制信息的器件。半导体存储器的分类：根据使用功能的不同，半导体存储器可分为两大类：（1）随机存取存储器（RAM）也叫做读/写存储器。既能方便地读出所存数据，又能随时写入新的数据。RAM的缺点是数据易失，即一旦掉电，所存的数据全部丢失。（2）只读存储器（ROM）。其内容只能读出不能写入。 存储的数据不会因断电而消失，即具有非易失性。存储器的容量：存储器的容量=字长（n）字数（m）一 RAM的基本结构由存储矩阵、地址译码器、读写控制器、输入/输出控制 、片选控制等几部分组成。7.1 随机存取存储器（RAM）1. 存储矩阵图中，1024个字 排列成

2、3232的矩阵。为了存取方便， 给它们编上号。32行编号为X0、 X1、X31，32列编号为Y0、 Y1、Y31。这样每一个存储 单元都有了一个 固定的编号，称 为地址。 2地址译码器将寄存器 地址所对应的二进制数译成有 效的行选信号和列选信号，从 而选中该存储单元。采用双译码结构。行地址译码器：5输入32输出 ，输入为A0、A1 、A4， 输出为X0、X1、X31；列地址译码器：5输入32输出 ，输入为A5、A6 、A9，输 出为Y0、Y1、Y31，这样共有10条地址线。例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行 选线X11、列选线Y01，选中第X1

3、行第Y0列的那个存储单元 。3 RAM的存储单元六管NMOS静态存储单元只有当行、列选 择线均为高电平 时，该存储单元 才会被选中。三管动态存储单元数据存储在电容C 里，当电容充有足 够的电荷时，为逻 辑状态0。当有读数据时，可 对该存储单元进行 刷新。 只要该行有读信号 ，该行数据均可刷 新。静态RAM存储单元所用的管子多，功耗大，集成度受到影响，目前常用的是动态RAM。 单管动态存储单元 数据存储在Cs中，T 为门控管，通过控制T 的导通与截止，可以把 数据从存储单元送至位 线上或将位线上的数据 写入到存储单元。4. 片选及输入/输出控制电路当选片信号CS1时，G5、G4输出为0，三态门G

4、1、G2、G3均处 于高阻状态，输入/输出（I/O）端与存储器内部完全隔离，存储器 禁止读/写操作，即不工作；当CS0时，芯片被选通：当 1时，G5输出高电平，G3被打开， 于是被选中的单元所存储的数据出现在I/O端，存储器执行读操作；当 0时，G4输出高电平，G1、G2被打开，此时加在I/O端的数 据以互补的形式出现在内部数据线上，存储器执行写操作。读出操作过程如下： （1）欲写入单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS； （3）将待写入的数据加到数据输入端。 （3）在 线上加低电平，进入写工作状态； （4）让选片信号CS无效，I/O端呈高阻态。二. RAM的工作时序

5、（以写入过程为例）三 RAM的容量扩展 1位扩展用8片1024（1K）1位RAM构成的10248位RAM系统。2字扩展 用8片1K8位RAM构成的8K8位RAM。扩展后的存储器系统，它的地址空间有多大？地址又是如何分配的？某RAM芯片存有2048个字，每个字长为8位，该芯片 应有 个地址引脚，I/O引脚应有 个 11 8 RAM的芯片简介(6116)6116为2K8位静态CMOSRAM芯片引脚排列图：A0A10是地址码输入端，D0D7是数据输出端， 是选片端，是输出使能端， 是写入控制端。（2）一次性可编程ROM（PROM）。出厂时，存储内 容全为1（或全为0），用户可根据自己的需要编程，但

6、只能编程一次。7.2 只读存储器(ROM) 一 ROM的分类按照数据写入方式特点不同，ROM可分为以下几种：（1）固定ROM（又叫掩膜ROM）。厂家把数据写入 存储器中，用户无法进行任何修改。（3）光可擦除可编程ROM（EPROM）。采用浮栅技 术生产的可编程存储器。其内容可通过紫外线照射而 被擦除，可多次编程。（5）快闪存储器（Flash Memory）。也是采用浮栅型 MOS管，存储器中数据的擦除和写入是分开进行的， 数据写入方式与EPROM相同，一般一只芯片可以擦除 /写入100次以上。（4）电可擦除可编程ROM（E2PROM）。也是采用浮栅 技术生产的可编程ROM，但是构成其存储单元的

7、是隧 道MOS管，是用电擦除，并且擦除的速度要快的多（一 般为毫秒数量级）。E2PROM的电擦除过程就是改写过 程，它具有ROM的非易失性，又具备类似RAM的功能 ，可以随时改写（可重复擦写1万次以上）。二、二极管阵列的掩膜ROM 二极管 存贮矩阵字地址译码器W0W1W2W3A1A0字线 位线地 址 线输出 三态门D3 D2 D1 D0数据线输出使能OEA1A0 W3W2 W1 W0 D3D2D1D00 0 0 0 0 1 1 1 1 00 1 0 0 1 0 0 1 0 11 0 0 1 0 0 1 1 0 01 1 1 0 0 0 0 0 1 1每个单元所存数据PROM（熔丝式）电路原理字

8、线位线熔断丝(1)PLD的逻辑表示方法固定连接编程连接不连接熔丝（2）PLD的图形符号缓冲门AA A相当于&1AAAABC Y与门AY&BCABC Y或门AY1BCABC YAY&B可编程连接 或不连接PLD图形符号（续）与或门 A B C DY多输入端或门画法多输入端与门画法门电路符号中美对照表&11&1=1与或非与非或非异或清华大学电机系唐庆玉2003年11月15日编三、PROM的内部结构及编程 AND阵列固定OR阵列可编程输出输入O2 O1 O0I2 I1 I0例1 用PROM实现半加器半加器逻辑式F=AB+AB=A BC=ABF CA B 如何用PROM实现全加器？例2 用PROM实现

9、三变量奇数校验电路A B CYABC Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1真值表四、光可擦除可编程ROM（EPROM） EPROM是一种可以多次重复使用的ROM，其存储位 结构如图6.8所示。它的每个存储位都制作一个管子 ，但与掩膜式ROM不同，其栅极G悬浮于高阻抗的SiO2 层中，浮栅上有无电荷将决定管子是否导通，即该位 状态是0还是1。编程时，在较高的编程电压Vpp的作 用下，电荷可以感生进入浮栅。因SiO2的高阻抗，电 荷一旦进入浮栅后可以保持十年以上。若要擦除已写 入的数据，可用紫外光照射浮栅

10、，使浮栅上的电荷获 得足够的能量越过SiO2层逐渐泄放，回到初始状态。 为便于紫外光线透入，EPROM一般都带有石英玻璃窗 口。为避免阳光或其他光源中的紫外线对EPROM起作 用，正常使用时，窗口上应该贴上一层不透明的保护 膜。图 6.8 EPROM存储位模型图EPROM是目前使用最广泛的一类ROM，甚至有些廉价 的塑封EPROM根本就不制作石英玻璃窗口，目的是降 低制作成本，不过这种EPROM只能编程一次。 EPROM举例2764五、电可改写只读存储器E2PROM 由于EPROM在擦除时必须用紫外线照射，因而给 使用者带来不便。而E2PROM正是为克服这一缺 点而出现的新型存储器。E2PRO

11、M的存储位结构 与EPROM相似，但在浮栅与漏极间增加了一个 隧道管，使电荷可以在浮栅与漏极之间双向流 动，不再需要紫外线来激发，即编程和擦除均 可用电来完成。 E2PROM既能像EPROM那样长期保存信息，又能在 在线情况下随时改写；既可单字节改写，又可 全片擦除改写。六、ROM容量的扩展（1）字长的扩展（位扩展 ） 现有型号的EPROM，输出多为8位。 下图是将两片2764扩展成8k16位EPROM的连线图。用8片2764扩展成64k8位的EPROM：（2）字数扩展（地址码扩展）7.3 可编程逻辑器件（PLD）PLDProgrammable Logic Devices大规模集成电路，集成了

12、大量的门电 路和触发器，用户可编程构成所需电路。清华大学电机系唐庆玉2003年11月15日编优点：（1）节省集成芯片的数量节省电路板面积，节省电耗，减少产品体积，降低成本（2）电路保密，不易被他人仿造清华大学电机系唐庆玉2003年11月15日编PLD类型（1）PROM型（Programmable ROM）（2）PLA型（ Programmable Logic Array 可编程逻辑阵列 ）（3）PAL型（ Programmable Array Logic可编程阵列逻辑）（4）GAL型（Generic Array Logic通用阵列逻辑）（5）CPLD型（ Complex PLD）最复杂简单较复

13、杂清华大学电机系唐庆玉2003年11月15日编结构: AND逻辑阵列+OR逻辑阵列类型 AND阵列 OR阵列 D触发器PROM 连接固定 可编程（一次性）PLA 可编程（一次性） 可编程（一次性）PAL 可编程（可多次电擦除） 连接固定 8个GAL 可编程（可多次电擦除） 连接固定 8个输出比PAL增加“可编程输出逻辑宏单元”使编程更灵活。PLD的诞生不仅简化了数字逻辑系统的设计过 程，而且降低了数字系统的体积和成本，提高了系 统的可靠性，PLD作为规格化逻辑设计方法已应用 多年。最先主要是掩膜可编程，主要是作为ROM用 于计算机内部。后来出现了熔丝可编程逻辑器件， 人们可通过简单的编程设备对

14、逻辑器件进行编程， 产生了半定制逻辑器件。由于EPROM(可擦可编程只 读存储器)及E2ROM(电可擦除存储器)工艺的问世， PLD得到了快速发展及广泛应用。它从根本上改变 了系统设计方法，大大简化了系统设计。一、PLD电路的表示方法用逻辑电路的一般表示法很难描述PLD器件内部电路，为了在芯片的内部配置和逻辑图之间建立一一对应关系，对描述PLD基本结构的有关逻辑符号和规则作出某些约定，使其逻辑图和真值表结合在一起构成一种紧凑而易于识读的形式，现对这些约定作简单介绍。 PLD的基本结构是与门 和或门，左图给出了三 输入与门的两种表示法 。传统表示法中与门的 3个输入A、B、C在PLD 表示法中称

15、为3个输入 项，而输出F称为“与 ”项。同样，或门也采 用类似方法表示。（a）传统表示法 PLD的与门表示法 （b）PLD表示法 图63表示PLD的典型输入缓冲器。它的两个 输出B、C是其输入A的原和反，其逻辑关系为 ：图6.3 PLD输入缓冲器 图8.4(a)给出了PLD阵列交叉点上的三种连接 方式。实点“”表示固定连接；“”表示 可编程连接；没有“”也没有“”的表示 两线不连接。如图84(b)中的输出F =AC 。 （a） （b） 图8.4 PLD连接表示方式二、可编编程逻辑阵逻辑阵 列PLA 从前面的介绍可知，ROM的地址译码器采用全译码 方式，n个地址码可选中2n个不同的存储单元。而且 ，地址码与存储单元有一一对应的关系，因此，即使 有多个存锗单元所存放的内容完全相同也必须重复存 放，无法节省这些单元。从实现逻辑函数的角度看， ROM的“与