《数电06(CMOS逻辑门)》由会员分享，可在线阅读，更多相关《数电06(CMOS逻辑门)（35页珍藏版）》请在金锄头文库上搜索。
1、3 逻辑门电路3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 * 3.7 用VerilogHDL描述逻辑门电路3.1 MOS逻辑门3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相器 3.1.5 CMOS逻辑门电路3.1.6 CMOS漏极开路门和三态输出门电路3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路
2、的分类 二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1 数字集成电路简介1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路4000系列74HC 74HCT74VHC 74VHCT速度慢 与TTL不兼容 抗干扰 功耗低74LVC 74AUC速度加快 与TTL兼容 负载能力强 抗干扰 功耗低速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低74系列74LS系列74AS系列 74ALS2.TTL 集成电路: 广泛应用于中大规模集成电路3.1.1
3、 数字集成电路简介3.1.2 逻辑门电路的一般特性1. 输入和输出的高、低电平输出高电平的下限值VOH(min)输入低电平的上限值 VIL(max)输入高电平的下限值 VIH(min)输出低电平的上限值VOL(max)输出 高电平+VDD VOH(min)VOL(max) 0 G门vO范围 vO 输出 低电平输入 高电平VIH(min) VIL(max) +VDD 0 G门vI范围 输入 低电平vI vIvO1负载门输入高电平时的噪声容限：负载门输入低电平时的噪声容限：2. 噪声容限VNH =VOH(min)VIH(min)VNL =VIL(max)VOL(max)表示门电路的抗干扰能力。1
4、驱动 vo 1 负载 vI 噪声类型 参数74HC VDD=5V74HCT VDD=5V74LVC VDD=3.3V74AUC VDD=1.8V tPLH或 tPHL(ns)782.10.93.传输延迟时间表征门电路开关速度它说明门电路在输入脉冲波形的作用 下，其输出波形相对于输入波形延迟 了多长的时间。CMOS电路传输延迟时间tPHL输出50%90%50% 10% tPLH t f tr 输入50%50% 10% 90%4. 功耗静态功耗：指的是当电路没有状态转换时的功耗，是电源总电流ID与电源电压VDD的乘积。动态功耗：指的是电路在输出状态转换时的功耗。对于TTL门电路来说，静态功耗是主要
5、的。CMOS电路的静态功耗非常低。CMOS门电路动态功耗正比于 转换频率，也正比于电源电压的平方。5. 延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示 DP=tPd PD扇入数：取决于逻辑门的输入端的个数。6. 扇入与扇出数扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。(a)拉电流负载：负载电流从驱动门流向外电路(b)灌电流负载：负载电流从外电路流入驱动门（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压 的降低。但不得低于输出高电平的下限值，这就限制了高电平输 出电流的最大值，从而限制了负载门的个数。高电平扇出数:IOH :驱动门的输出端为
6、高电平时，允 许输出的最大电流IIH :负载门的输入端为高电平时，允 许输入的最大电流。(b)带灌电流负载当负载门的个数增加时，总的灌电流将增加，会引起输出低电 压的升高。但不得高于输出低电平的上限值，这就限制了低电 平输出电流的最大值，从而也限制了负载门的个数。IOL ：驱动门的输出端为低电平时，允 许输出的最大电流IIL ：负载门的输入端为低电平时，允 许输入的最大电流低电平扇出数:复习：MOS管ID电流方向:P衬底DGSID流进漏极开启电压VTN 01） VGS VTN时导通（开关闭合） 2） VGS VTP时截止（开关断开） 另：衬底B与S之间零偏或反偏。BS可连在一起，或PMOS可将
7、B接电路的最高电位N衬底DGSID3.1.3 MOS开关及其等效电路：MOS管通过饱和区到达可变电阻区，输出低电平: MOS管截止， 输出高电平当I VTN3.1.4 CMOS 反相器1.工作原理AL1+VDD +10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止导通 10 V10 V 10V 0V导通截止0 VVTN = 2 VVTP = 2 V逻辑图逻辑表达式vi (A)0vO(L) 1逻辑真值表10采用两个极性相反的增强型MOS管2. 电压传输特性和电流传输特性电压传输特性+VDDvivOTNTP3.CMOS反相器的工作速度在由于电
8、路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：10 ns。带电容负载A BTN1 TP1 TN2 TP2L0 00 11 01 1截止 导通 截止导通 导通导通导通截止截止导通截止截止截止 截止导通导通1110与非门1.CMOS 与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLA B+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;3) 上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(ma
9、x） 。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。当VO=VOL，+V DDIILRP &n&m &kIIL（total)IOL(total)因为OD门内没有电源，所以 无论输出电平为高或低，输出电 流均从外电路流入OD门必须保证VOLVOL(max)， 所以RP要足够大，有一个最小 值RP(min)。最不利的情况： 只有一个 OD门导通110+V DDIILRP &n&m &kIIL（total)IOL（max)IOL(max) ：OD门的输出端为低 电平时，允许的最大负载电流IIL(tot
10、al) ：=nIIL。IIL ：负载门的输入端为低电平时，允许输入的电流。 n：负载门数目（与非门负载）接入的输入端数目（或非门负载）当VO=VOH+V DD RP &n&m &111IIH（total)IOZ（total)必须保证VOHVOH(min)，所以RP 要足够小，有一个最大值RP(max)。IOZ(total) ：全部OD门的输出高 电平时的漏电流总合。IIH(total) ：=nIIH。IIH ：负载门的输入端为高电平时，允许输入的电流。 n： 接入的输入端数目2.三态(TSL)输出门电路1 0011截止导通111 高阻 0输出L输入A使能EN 001100截止导通010截止截止
11、X1逻辑功能：高电平有效的同相逻辑三态门0 13.1.7 CMOS传输门(双向模拟开关) 1. CMOS传输门电路电路逻辑符号I / Oo/ IC等效电路2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2VI的变化范围为5V到+5V。 5V+5V5V到+5VGSN0, TP截止1）当c=0， c =1时c=0=-5V， c =1=+5V电路+5V5VGSP= 5V (3V+5V) =2V 10VGSN=5V (5V+3V)=(102)V b、I=3V5VGSNVTN, TN导通a、I=5V3VTN导通，TP导通GSP |VT|, TP导通C、I=3V3V2）当c=1
12、， c =0时电路传输门组成的数据选择器C=0TG1导通, TG2断开 L=XTG2导通, TG1断开 L=YC=1传输门的应用CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达 到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大， 噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数 系列传输 延迟时 间 tpd/ns(CL=15p F)功耗 (mW)延时功耗积 (pJ)4000B751(1MHz)105 74HC101.5 (1MHz)15 74HCT131 (1MHz)13 BiCMOS2.90.00037.50.00087223.1.8 CMOS逻辑门电路的技术参数CMOS门电路各系列的性能比较作业P122 3.1.113.1.12 (a) (d)其它题目自己做并对答案。作业根据大学号分单双号交，每周一次，周一上课前交。
