《常用组合逻辑功能器件》由会员分享，可在线阅读，更多相关《常用组合逻辑功能器件（73页珍藏版）》请在金锄头文库上搜索。
1、4.1 编码器4.2 译码器/数据分配器4.3 数据选择器4.4 数值比较器4.5 算术运算电路第四章 常用组合逻辑功能器件 （Combinational Logic Function Devices in common use）4.1 编码器4.1.1 编码器定义与功能 编码 将某一特定的逻辑信号变换为二进制代号(码)。能够实现编码功能的逻辑部件称为编码器。 例：键盘输键盘输 入8421 BCD 编码编码 器按钮钮ABCD 对应对应 8421码码最高位当S0S9中有一个为为0时时，GS=1 当S0S9 中均为为 高电电平 时时， GS=0编码编码 器 为为低电电 平有效输 入输 出S9S8S
2、7S6S5S4S3S2S1S0ABCD GS1 1 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 0 1 1 11 1 1 1 1 1 0 1 1 1 11 1 1 1 1 0 1 1 1 1 11 1 1 1 0 1 1 1 1 1 11 1 1 0 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 1 10 0 0 0 0 1 1 1 1 0 00 0 0 1 1 0 0 1 1 0 00 0 1
3、 0 1 0 1 0 1 0 10 1 1 1 1 1 1 1 1 1 1十按键键8421 BCD 编码编码 器功能表优优先编码编码 器优优先编码编码 器是针对针对 当两个以上输输入事件同时发时发 生给输给输 出造成的混乱而提出，比如两个按键键同时时按下时时将引起的输输出混乱 当两个以上输输入事件同时发时发 生时时，规规定其中一个优优先于其他 事件 这这种优优先，将根据轻轻重缓缓急，预预先规规定的操作顺顺序来确定输输 入输输 出 I0I1I2I3Y1Y01 0 10 0 10001001101014线线-2线优线优 先编码编码 器功能表例：4线线-2线优线优 先编码编码 器:v 当I3为为1时
4、时，不管其他输输入 如何，输输出只取决与I3， 由此可见见，I3的优优先级别级别 最高v 由表中可见见，优优先级别级别 依 次为为I3、I2、I1、I0输输 入输输 出I0I1I2I3Y1Y01 0 0 00 1 0 00 0 1 00 0 0 10 0 1 10 1 0 1输输 出输输 入I0I1I2I3Y1Y01 0 10 0 10001001101014线线-2线优线优 先编码编码 器功能表4线线-2线线无优优先编码编码 器功能 表( )4.1.2 集成电路编码器 两种常用的集成电电路编码编码 器8线线-3线优线优 先编码编码 器74147、74148 TTL型 74HC147、74HC
5、148 CMOS型74148输入使能端输出使能端优先编码工 作状态标志输输 入输输 出EI01234567A2A1A0GS EOH L L L L L L L L L H L H L H H L H H H L H H H H L H H H H H L H H H H H H L H H H H H H H L H H H H H H HH H L L L L H H H HH H L L H H L L H HH H L H L H L H L HH H L L L L L L L LH L H H H H H H H H74148 功能表输输 入输输 出EII0I1I2I3I4I5I6I
6、7A2A1A0GS EO1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 11 1 0 0 0 0 1 1 1 11 1 0 0 1 1 0 0 1 11 1 0 1 0 1 0 1 0 11 1 0 0 0 0 0 0 0 01 0 1 1 1 1 1 1 1 174148 真值表EWB74148输输出逻辑逻辑 表达式(与或式与或非式)编码器的应用:编码器的扩展、组成8421BCD 编码器等。用两片74148优先编码器串行扩展实现的
7、16线4线优先编码器。1 1 1 1 1 1 1 1 001 1 1 1 101000 1 0 0100 0 1 1 001101 1 1 1 4.2 译码译码 器/数据分配器 4.2.1 译码译码 器的定义与功 能译码译码 是编码编码 的逆过过程，它是将输入代码转换成特定的输出 信号。能实现这种译码译码 功能的逻辑电逻辑电 路称为为译码译码 器。译码译码 器可分为唯一地址译码译码 器和代码变换码变换 器两种类型。2线4线译码器Y0Y1Y2Y3ABEI 使能输入例：试设计一个二位二进制代码译码码器，用与非门实现。解：（1）分析要求 输输 入输输 出 EIABY0Y1Y2Y3 H L L L L
8、 L L H H L H L HH L H H HH H L H HH H H L HH H H H L注意：由于用与非门，要低电平有效。2线线4线译码线译码 器功能表（2）列真值表（3）化简输输 入输输 出 EIABY0Y1Y2Y3 1 0 0 0 0 0 0 1 1 0 1 0 11 0 1 1 11 1 0 1 11 1 1 0 11 1 1 1 02线线4线译码线译码 器真值表（4）画逻辑电路图4.2.2 集成译码器一、74138集成译码译码 器有3个使能输入端 ：G1 G2A G2B=1 =0 =0工作状态 输 入输 出G1G2AG2BCBA Y0Y1Y2Y3Y4Y5Y6Y7 L H
9、 H H H H H H HH L L L L L L L L H L L L L L L L L L L L L H H H H L L H H L L H H L H L H L H L HH H H L H H H H H H HH H H H L H H H H H HH H H H H L H H H H HH H H H H H L H H H HH H H H H H H L H H HH H H H H H H H L H HH H H H H H H H H L HH H H H H H H H H H L74138集成译码译码 器功能表逻辑逻辑 表达式:由表中的红红色包围围
10、圈可得：由表中的蓝蓝色包围围圈可得：所以，3线线-8线译码线译码 器能产产生3变变量函数的全部最小项项，利 用这这一点能够够方便地实现实现 3变变量逻辑逻辑 函数。此处，还可进行译码器的扩展、构成数据分配器。例：试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。=Y3+Y5+Y6+Y7用一片74138加一个与非门就可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&二、二十进制译码译码 器二十进制译码器 Y0 Y1 Y8 Y9 A0A1A2A3输 出输 入0 1 1 1 1 1 1 1 1 1 1 0 1
11、 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 00 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A07442二十进制译码器的真值表7442二十进制译码译码 器的逻辑图三、七段显示译码译码 器计计数器译码译码 器驱动驱动 器kH
