《数字逻辑可编程逻辑电路》由会员分享，可在线阅读，更多相关《数字逻辑可编程逻辑电路（38页珍藏版）》请在金锄头文库上搜索。
1、第八章 可编程逻辑电路8.1 8.1 概述概述8.2 8.2 只读存储器（只读存储器（ROMROM）8.3 8.3 可编程逻辑阵列（可编程逻辑阵列（PLAPLA）8.4 8.4 可编程阵列逻辑（可编程阵列逻辑（PALPAL）18.1 概述高密度可编程逻辑器件高密度可编程逻辑器件HDPLDHDPLD有：有：CPLDCPLD、FPGAFPGA。低密度可编程逻辑器件低密度可编程逻辑器件LDPLDLDPLD有：有：PROMPROM、PLAPLA、PALPAL 和和GALGAL。常见的常见的PLDPLD器件有：器件有：PROMPROM、PLAPLA、PALPAL、GALGAL、CPLDCPLD 和和FP
2、GAFPGA等。等。PLD(ProgrammablePLD(Programmable Logic Devices) Logic Devices)是一种是一种“与与- - 或或”两级结构的逻辑器件。两级结构的逻辑器件。一、一、PLDPLD器件概念及分类器件概念及分类2输入输入缓冲缓冲 电路电路与与阵阵 列列或或阵阵 列列输出输出缓冲缓冲 电路电路输入输入输出输出二、二、PLDPLD的基本结构的基本结构3三、三、PLDPLD电路的表示方法及有关符号电路的表示方法及有关符号A AA AA A1 1A AA AA A(2)PLD(2)PLD与门表示法与门表示法A A B B C C F=ABCF=AB
3、C& &(1)PLD(1)PLD缓冲表示法缓冲表示法4F=A+B+CF=A+B+CA A B BC C11硬线连接硬线连接被编程被编程( (接通接通) )单元单元 被删除被删除( (开断开断) )单元单元(4)PLD(4)PLD连接的表示法连接的表示法(3)PLD(3)PLD或门表示法或门表示法5与或阵列是与或阵列是PLDPLD器件中最基本的结构，通过改变器件中最基本的结构，通过改变 “与阵列与阵列”和和“或阵列或阵列”的内部连接就可实现不的内部连接就可实现不 同的逻辑功能。同的逻辑功能。器件名器件名 与阵列与阵列 或阵列或阵列 输出电路输出电路PROM PROM 固定固定 可编程可编程 固定
4、固定 PLA PLA 可编程可编程 可编程可编程 固定固定 PAL PAL 可编程可编程 固定固定 固定固定GAL GAL 可编程可编程 固定固定 可组态可组态四、与或阵列四、与或阵列6五、宏单元五、宏单元与或阵列在与或阵列在PLDPLD器件中只能实现组合逻辑电路的器件中只能实现组合逻辑电路的 功能，功能，PLDPLD器件的时序电路功能则由包含触发器器件的时序电路功能则由包含触发器 或寄存器的逻辑宏单元实现。或寄存器的逻辑宏单元实现。逻辑宏单元逻辑宏单元(Output Logic Micro Cell)(Output Logic Micro Cell)的作用为：的作用为：(1)(1)提供时序电
5、路需要的寄存器或触发器；提供时序电路需要的寄存器或触发器；(2)(2)提供多种形式的输入提供多种形式的输入/ /输出方式；输出方式；(3)(3)提供内部信号反馈提供内部信号反馈, ,控制输出逻辑极性；控制输出逻辑极性；(4)(4)分配控制信号，如寄存器的时钟和复位信号分配控制信号，如寄存器的时钟和复位信号 ，三态门的输出使能信号。，三态门的输出使能信号。78.2 只读存储器(ROM)A A0 0F F0 0A An-1n-1F Fm-1m-1W W0 0W W2 2n-1 n-1 地址译码器地址译码器存储体存储体字线字线位线位线一、一、ROMROM的结构和分类的结构和分类(2(2n nm(m(
6、位位)1 1、ROMROM的结构的结构8A A1 1 A A0 0V VCCCC地址译码器地址译码器W W0 0W W1 1W W2 2W W3 3F F0 0F F1 1F F2 2F F3 3V V0 0V V1 1V V2 2V V3 30 01 10 00 01 11 11 10 09上图是上图是44ROM44ROM电原理图。若电原理图。若A A1 1A A0 0=01=01时，使时，使W W1 1为为 “1”1”，则三极管，则三极管V V0 0、V V2 2、V V3 3导通使导通使F F0 0、F F2 2、F F3 3为为 “1”1”，而，而V V1 1截止，故截止，故F F1
7、1输出为输出为“0”0”。从逻辑电路的角度出发，字线和位线之间构成逻从逻辑电路的角度出发，字线和位线之间构成逻 辑辑“或或”的关系。故：的关系。故：F F0 0 = = W W0 0+ +W W1 1 F F1 1 = = W W0 0 F F2 2 = = W W0 0+ +W W1 1+ +W W2 2+ +W W3 3 F F3 3 = = W W1 1+ +W W2 2+ +W W3 310根据地址译码器的功能可以写出字线的表达式为：根据地址译码器的功能可以写出字线的表达式为：代入代入F F0 0 F F3 3得：得：11A A1 1 A A1 1 A A0 0 A A0 0W W0
8、0W W1 1W W2 2W W3 3F F0 0F F1 1F F2 2F F3 311111111& & & & &12A A1 1A A1 1A A0 0A A0 0 W W0 0W W1 1W W2 2W W3 3F F0 0 F F1 1 F F2 2F F3 3 将逻辑图画成阵列图：将逻辑图画成阵列图：阵阵列列与与阵阵列列或或132 2、ROMROM的分类的分类(1)(1)掩模型掩模型ROMROM由厂家根据用户要求对芯片写入信息，通过掩模工艺在由厂家根据用户要求对芯片写入信息，通过掩模工艺在 规定的位置制作晶体管规定的位置制作晶体管( (此位为此位为“1”)1”)，不作晶体管，不作
9、晶体管( (此此 位为位为“0”)0”)，用户不能改动。，用户不能改动。(2)(2)可编程可编程ROM(PROM)ROM(PROM)存储的内容可由用户写入，写存储的内容可由用户写入，写“0”0”时，烧断晶体管基极时，烧断晶体管基极 的熔丝，写的熔丝，写“1”1”时保留熔丝。但编程后不能再改变。时保留熔丝。但编程后不能再改变。(3)(3)可多次编程可多次编程ROM(EPROM)ROM(EPROM)EPROMEPROM在用户编程后还允许用紫外光或者电信号擦除数据在用户编程后还允许用紫外光或者电信号擦除数据 重新编程。重新编程。EPROMEPROM一旦编程后，在使用时只能读出信息而一旦编程后，在使用
10、时只能读出信息而 不能写入信息。不能写入信息。14二、二、ROMROM的应用的应用例：用例：用ROMROM实现下列逻辑函数。实现下列逻辑函数。解：解：15A AA AB B B B C CC CF F1 1F F2 2F F3 3 168.3 可编程逻辑阵列(PLA)PLAPLA采用函数最简采用函数最简“与或与或”式中的式中的“与与”项来构项来构 成成“与与”阵列。和阵列。和ROMROM相比，相比，PLAPLA的与阵列不再产的与阵列不再产 生生2 2n n个最小项，而是产生简化后的与项。这样，个最小项，而是产生简化后的与项。这样， 一个存储单元就可被多个地址码选中，从而达到一个存储单元就可被多
11、个地址码选中，从而达到 节省储存空间的目的。节省储存空间的目的。例例1 1：分别用：分别用ROMROM和和PLAPLA实现下列逻辑函数。实现下列逻辑函数。F F1 1(A(A，B B，C)=m(2C)=m(2，5 5，6)6)F F2 2(A(A，B B，C)=m(4)C)=m(4)F F3 3(A(A，B B，C)=m(2C)=m(2，4 4，5 5，6)6)17用用ROMROM实现实现A AA AB B B B C CC CF F1 1F F2 2F F3 3 18先将函数式化简，注意公共项的利用。先将函数式化简，注意公共项的利用。以上三式中不同的与项为：以上三式中不同的与项为：用用PLA
12、PLA实现实现19A A A A B BB BC CC CP P1 1P P2 2P P3 3列列与与阵阵阵阵列列或或F F1 1F F2 2F F3 320例例2 2：试用：试用PLAPLA设计一个设计一个8421BCD8421BCD码到余码到余3 3码的代码码的代码 转换电路。转换电路。84218421码码 余余3 3码码0 0000 00110 0000 0011 1 0001 01001 0001 0100 2 0010 01012 0010 0101 3 0011 01103 0011 01104 0100 01114 0100 01115 0101 10005 0101 1000
13、6 0110 10016 0110 1001 7 0111 10107 0111 1010 8 1000 10118 1000 1011 9 1001 11009 1001 1100ABCD WXYZ ABCD WXYZ10 1010 10 1010 dddddddd15 1111 15 1111 dddddddd 21根据真值表，画卡诺图，化简后可得到最简的与根据真值表，画卡诺图，化简后可得到最简的与 或表达式：或表达式：22A AA AB B B B C C C CW W X X Y YD DD DZ Z 23例例3 3：试用：试用PLAPLA和触发器设计一个和触发器设计一个6 6进制同步
14、加法进制同步加法 计数器。计数器。/0/0/0/0/0/0/0/0/0/0/1/101001001101110010010110100100100000024Q Q3 3n n Q Q2 2n n Q Q1 1n n Q Q3 3n+1 n+1 Q Q2 2n+1 n+1 Q Q1 1n+1 n+1 Z Z0 0 0 0 0 1 00 0 0 0 0 1 0 0 0 1 0 1 0 00 0 1 0 1 0 0 0 1 0 0 1 1 00 1 0 0 1 1 0 0 1 1 1 0 0 00 1 1 1 0 0 0 1 0 0 1 0 1 01 0 0 1 0 1 0 1 0 1 0 0 0 11 0 1 0 0 0 1 1
