计算机组成原理总线

上传人:宝路 文档编号:47968144 上传时间:2018-07-07 格式:PPT 页数:42 大小:617.15KB
返回 下载 相关 举报
计算机组成原理总线_第1页
第1页 / 共42页
计算机组成原理总线_第2页
第2页 / 共42页
计算机组成原理总线_第3页
第3页 / 共42页
计算机组成原理总线_第4页
第4页 / 共42页
计算机组成原理总线_第5页
第5页 / 共42页
点击查看更多>>
资源描述

《计算机组成原理总线》由会员分享,可在线阅读,更多相关《计算机组成原理总线(42页珍藏版)》请在金锄头文库上搜索。

1、第三章 系统总线3.1 总线的基本概念3.2 总线的分类3.4 总线结构3.5 总线控制3.1 总线的基本概念总线是连接各个部件的公共信息传输线,是 各 个部件共享的传输介质,它能分时地发送与接收各部 件的信息。l总线特点:分时共享。vv总线总线按功能和规范可分为三大类型:按功能和规范可分为三大类型:vv(1) (1) 片级总线片级总线把各种不同芯片连接在把各种不同芯片连接在 一起构成特定功能模块一起构成特定功能模块( (如如CPUCPU模块模块) ) 的信息传输通路。的信息传输通路。vv(2) (2) 系统总线系统总线微机系统中各插件微机系统中各插件( (模模 块块) )之间的信息传输通路。

2、例如之间的信息传输通路。例如CPUCPU模模 块和存储器模块或块和存储器模块或I/OI/O接口模块之间接口模块之间 的传输通路。的传输通路。(PCIPCI总线总线 AGPAGP总线)总线)n n(3) (3) 外总线外总线微机系统之间或微机系统微机系统之间或微机系统 与其他系统与其他系统( (仪器、仪表、控制装置仪器、仪表、控制装置 等等) )之间信息传输的通路,如之间信息传输的通路,如EIA RS-EIA RS- 232C232C、IEEE-488IEEE-488等。等。(ISAISA总线)总线)3.2 总线的分类 AGP图形总线:Accelerated Graphics Port加 速图形

3、端口 PCI总线:Peripheral Component Interconnect Special Interest Group外部设备互连总线 ISA总线:Industry Standard Architecture工 业标准结构系统总线:数据总线地址总线控制总线双向 与机器字长、存储字长有关单向 与存储地址、 I/O地址有关有出 有入计算机各部件之间 的信息传输线存储器读、存储器写 总线允许、中断确认中断请求、总线请求提问:1、数据总线的条数为数据总线宽度,若数 据总线宽度8位,指令字长16位,则在CPU取 指阶段,需要访存几次?2、地址线的位数跟存储单元的个数有关吗 ?3、如果地址线为

4、20根,则存储单元个数为 多少?常见控制信号l时钟CLKl复位RESETl总线请求HOLDl总线允许HLDAl中断请求INTRl中断确认INTAl存储器写WR + M/IOl存储器读RD + M/IOlI/O读RD + M/IOlI/O写WR + M/IO通信总线串行通信总线并行通信总线传输方式3.23.2用于 计算机系统之间 或 计算机系统与其他系统(如控制仪表、移动通信等)之间的通信1.双总线结构:面向 CPU 的3.3.4 4中央处理 器 CPUI/O总线M 总 线主存储器 M.MI/O接口外部设备1外部设备2I/O接口I/O接口外部设备n3.4 3.4 总线结构总线结构2. 单总线结构

5、单总线(系统总线)CPU M.MI/O接口外部设备1外部设备2I/O接口外部设备nI/O接口3.3.4 43.双总线结构:以存储器为中心系统总线M.M CPUI/O接口外部设备1外部设备nI/O接口存储总线3.3.4 44. 三总线结构主存总线DMA总线I/O总线CPU主存设备1设备n高速外设I/O接口I/O接口I/O接口3.43.45. 三总线结构:又一形式3.43.4局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O控制器主存6. 四总线结构主存扩展总线接口局域网SCSI多媒体CPU调制解调器串行接口FAX系统总线局部总线高速总线扩展总线图形Ca

6、che/桥3.43.4例举: PCI 总线结构CPU多媒体PCI 桥高速局域网高性能图形调制解调器图文传真PCI 总线系统总线33 MHz的32位数据通路8 MHz的16位数据通路ISA EISA标准总线控制器SCSI控制器存储器3.43.4Pentium 处理器局部总线 (66MHz或100MHz)CPU/PCI北桥芯片 (440LX或440BX)存储器AGP视频 控制卡AGP接口(66MHz)局部帧 缓冲区 PCI/ISA南桥芯片PCI卡PCI卡ISA卡ISA卡ISA总线(8MHz)USB总线(12MB/s)PCI总线(22MHz或66MHz)Pentium系统4. 多层 PCI 总线结构

7、PCI总线2存储器桥0桥4PCI设备桥5总线桥桥3桥1设备桥2第一级桥第二级桥第三级桥PCI总线4PCI总线5PCI总线3 PCI总线1PCI总线0存储器总线 标准总线CPU3.43.43.5 总线控制一、总线判优控制 总线判优控制分布式集中式 主设备(模块)对总线有 控制权 从设备(模块)响应从主设备发来的总线命令1. 基本概念链式查询计数器定时查询独立请求方式2. 链式查询方式总 线 控 制 部 件I/O接口0BSBRI/O接口1I/O接口nBG数据线地址线BS -总线忙 BR-总线请求 BG-总线同意3.53.5I/O接口10BS -总线忙 BR-总线请求总 线 控 制 部 件数据线地址

8、线I/O接口0BSBRI/O接口1I/O接口n设备地址3. 计数器定时查询方式I/O接口13.53.5计数器设备地址1排队器排队器4. 独立请求方式总 线 控 制 部 件数据线 地址线I/O接口0I/O接口1I/O接口nBR0BG0BR1BG1BRnBGnBG-总线同意 BR-总线请求3.53.5系统总线:数据总线地址总线控制总线双向 与机器字长、存储字长有关单向 与存储地址、 I/O地址有关有出 有入计算机各部件之间 的信息传输线存储器读、存储器写 总线允许、中断确认中断请求、总线请求内容回顾:四总线结构主存扩展总线接口局域网SCSI多媒体CPU调制解调器串行接口FAX系统总线局部总线高速总

9、线扩展总线图形Cache/桥3.43.4总线控制总线控制- -链式查询方式总 线 控 制 部 件I/O接口0BSBRI/O接口1I/O接口nBG数据线地址线BS -总线忙 BR-总线请求 BG-总线同意3.53.5I/O接口10BS -总线忙 BR-总线请求总 线 控 制 部 件数据线地址线I/O接口0BSBRI/O接口1I/O接口n设备地址总线控制总线控制- -计数器定时查询方式I/O接口13.53.5计数器设备地址1排队器排队器总线控制总线控制- -独立请求方式总 线 控 制 部 件数据线 地址线I/O接口0I/O接口1I/O接口nBR0BG0BR1BG1BRnBGnBG-总线同意 BR-

10、总线请求3.53.5二、总线通信控制1. 目的2. 总线传输周期多主模块申请,总线仲裁决定主模块向从模块 给出地址 和 命令主模块和从模块 交换数据主模块 撤销有关信息 申请分配阶段寻址阶段传数阶段结束阶段解决通信双方 协调配合 问题3.53.5由 统一时标 控制数据传送充分 挖掘 系统 总线每瞬间 的 潜力同步通信 异步通信 半同步通信 分离式通信 3. 总线通信的四种方式采用 应答方式,没有公共时钟标准同步、异步结合3.53.5(1) 同步式数据输入到总线(读命令)T1总线传输周期T2T3T4时钟地址读 命令数据3.53.5同步式数据从总线输出(写命令)T1总线传输周期T2T3T4时钟地址

11、写 命令数据3.53.5例3.1 假设总线的时钟频率为100MHz,总 线的传输周期为4个时钟周期,总线的宽度 为32位,试求总线的数据传输率.若想提高 一倍的数据传输率,可采取什么措施?例3.1 假设总线的时钟频率为100MHz,总 线的传输周期为4个时钟周期,总线的宽度 为32位,试求总线的数据传输率.若想提高 一倍的数据传输率,可采取什么措施?答:数据传输率=传输的数据量/传送的时间f=100MHZT=1/f=1*10-8秒数据传输率=4B/(4*10-8)=100MBps 若想提高一倍数据传输率,或者将数据总线 宽度改为64位,或者将总线的时钟频率增加 为200MHZ不互锁半互锁全互锁

12、(2) 异步通信(Handshaking)3.53.5主设备从设备请 求回 答例3.2 在异步串行传输系统中,假设每秒 传输20个数据帧,其字符格式规定包含1 个起始位、7个数据位、1个奇校验位、一 个终止位,试计算波特率,比特率。例3.2 在异步串行传输系统中,假设每秒 传输20个数据帧,其字符格式规定包含1 个起始位、7个数据位、1个奇校验位、一 个终止位,试计算波特率,比特率。波特率:单位时间内传送的二进制数据的位 数,单位用bps(位/秒)表示,记作波特。比特率:单位时间内传送二进制有效数据的 位数,单位用bps表示。例3.2 在异步串行传输系统中,假设每秒 传输120个数据帧,其字符

13、格式规定包含1 个起始位、7个数据位、1个奇校验位、一 个终止位,试计算波特率,比特率。波特率:(1+7+1+1)*120=1200bps 比特率:7*120=840bps或者1200*(7/10)=840bps例3.3 画图说明用异步串行传输方式发送 十六进制数据95H。要求字符格式为:1位 起始位,8位数据位,1位偶校验位,1位 终止位。例3.3 说明用异步串行传输方式发送十六 进制数据95H。要求字符格式为:1位起始 位,8位数据位,1位偶校验位,1位终止 位。起始位,D0,D1,D2,D3,D4,D5,D6,D7,校验位,停止位(4) 半同步通信同步 发送方 用系统 时钟前沿 发信号接

14、收方 用系统 时钟后沿 判断、识别3.53.5(同步、异步 结合)异步 允许不同速度的模块和谐工作增加一条 “等待”响应信号 WAIT以输入数据为例的半同步通信时序P65T1 主模块发地址T2 主模块发命令T3 从模块提供数据T4 从模块撤销数据,主模块撤销命令Tw 当 为低电平时,等待一个 TWAITTw 当 为低电平时,等待一个 TWAIT3.53.5上述三种通信的共同点一个总线传输周期(以输入数据为例) 主模块发地址 、命令 从模块准备数据 从模块向主模块发数据总线空闲3.53.5占用总线不占用总线占用总线总线的性能指标p461. 总线宽度:2. 标准传输率:3. 时钟同步/异步:4. 总线复用:5. 信号线数:6. 总线控制方式:7. 其他指标:数据线 的根数每秒传输的最大字节数(MBs)同步、不同步地址线 与 数据线 复用地址线、数据线和控制线的 总和负载能力并发、自动、仲裁、逻辑、计数

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号