《chapter5中央处理机-含考研题》由会员分享，可在线阅读，更多相关《chapter5中央处理机-含考研题（117页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理武汉科技大学 计算机科学与技术学院第五章 中央处理机n本章内容 5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 硬连线控制器 *5.6 传统CPU 5.7 流水CPU 5.8 RISC CPU *5.9 多媒体CPU中央处理机(CPU)控制计算机自动取指令并执行 传统CPU的构成运算器、控制器 现代CPU的构成运算器、控制器和Cache5.1 CPU的功能和组成5.1.1 CPU的功能指令控制、操作控制、时间控制、数据加工 1. 指令控制控制程序中指令的执行顺序(首要任务) 2. 操作控制形成执行指令所需的控制信号并送往相
2、应部件 3. 时间控制对操作控制信号加以时间上的约束 4. 数据加工对数据进行算术、逻辑运算(根本任务)目录CPU运算器控制器是执行机构接受控制器送来的命令，负责数据的 加工处理：执行所有算术、逻辑运算及比较、测试等组成功能算术逻辑单元ALU、通用寄存器 数据缓冲寄存器DR、状态条件寄存器PSW组成功能“决策机构”协调和指挥整个系统的操作： (1)取出一条指令，并指出下一条指令的位置 (2)对指令进行译码或测试，并产生相应的操作控制 信号，以启动规定的动作 (3)指挥并控制CPU、内存和输入/输出设备之间数据 流动的方向程序计数器PC、指令寄存器IR 指令译码器ID、时序产生器、操作控制器5.
3、1.2 CPU的基本组成运算器控制器CachecacheCPU模型返回方框图硬布线控制器CPU中至少有六类寄存器1. 数据缓冲寄存器(DR Data buffer Register) 暂存ALU的运算结果，或由数据存储器/外部接口读出的一 个数据字 其作用 ： (1) ALU运算结果和通用寄存器间传送时，作为时间上的缓冲 (2)补偿CPU和内存、外设间速度上的差异2. 指令寄存器(IRInstruction Register) 保存当前正在执行的一条指令 指令由指令cache(简称指存)读出后IR，其中的操作码字段送 给指令译码器5.1.3 CPU中的主要寄存器 3. 程序计数器(PCProg
4、ramming Counter)，也叫指令计 数器结构是寄存器+计数 保存将要执行的下一条指令的地址；自动加1计数 (程序首地址；转移目标地址)4. 数据地址寄存器(ARAddress Register) 保存当前CPU访问的数据存储器(数存)单元的地址5. 通用寄存器(图5.1的模型中有4个：R0R3) ALU执行算术或逻辑运算时，为ALU提供一个工作区指令格式中要对寄存器号加以编址 通用寄存器还可作地址指示器、变址寄存器、堆栈指示器等5.1.3 CPU中的主要寄存器 6. 状态条件寄存器(状态字寄存器，PSW) 保存算术、逻辑运算或测试结果建立的各种条件代码，以及 中断和系统工作状态等条件
5、码进位标志(C)，溢出标志（V)，为零标志(Z)，为 负标志(N)等(通常，各标志位分别由1位触发器保存)5.1.3 CPU中的主要寄存器 数据通路 寄存器之间传送信息的通路操作控制器的功能根据指令操作码和时序信号，产生各 种操作控制信号，正确选择数据通路，从而完成对取指令和执 行指令的控制 按设计方法不同，操作控制器的分类：时序逻辑型、存储逻辑型1.硬布线控制器采用时序逻辑技术实现2.微程序控制器采用存储逻辑实现(本书重点)时序产生器对各种操作信号实施时间上的控制5.1.4 操作控制器与时序产生器“CPU功能和组成”试题Cn【2010年计算机联考真题】 下列寄存器中，汇编语言程序员可见的是(
6、 )。 A. 存储器地址寄存器(MAR) B. 程序计数器(PC) C. 存储器数据寄存器(MDR) D. 指令寄存器(IR)Bn【2011年计算机联考真题】 某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、 符号标志SF和溢出标志OF，条件转移指令bgt(无符号数比较大于 时转移)的转移条件是( )。 A. CF+OF=1 B. SF+ZF=1 C. CF+ZF=1 D. CF+SF=15.2 指令周期读取指令指令地址送入内存地址寄存器读内存，读出内容送入指令寄存器分析指令按指令规定内容执行指令不同指令的操作步骤数及操作内容不同检查有无中断请求若无，则转入下一条指令的执行过程形
7、成下一条指令地址指令的执行过程目录1. 指令周期CPU取出并执行一条指令所需的时间2. 机器周期(CPU周期)由内存中读取一个指令字的最短时间3. 时钟周期(节拍脉冲或T周期)处理操作的最基本单位一个指令周期由若干个CPU周期组成一个CPU周期包含若干个时钟周期5.2.1 指令周期的基本概念指令周期T周期CPU周期CPU周期T1T2T3T4(取指令)(执行指令)取指令执行指令指令周期六条典型指令组成的简单程序指 令 存 储 器八进制地址指令助记符说 明100 101 102 103 104 105 106MOV R0,R1 LAD R1,6 ADD R1,R2 STO R2,(R3) JMP
8、101 AND R1,R31.程序执行前(R0)=00,(R1)10 ,(R2)20 ,(R3)30 2.传送指令MOV执行(R1) R0 3.取数指令LAD从数存6号单元取数100R1 4.加法指令ADD执行，结果存入R2(120) 5.存数指令STO用R3间接寻址120 (30) 6.转移指令JMP改变程序执行顺序到101单元 7.逻辑乘AND指令执行(R1)(R3)R3数 据 存 储 器八进制地址八进制数据说 明5 6 7 10 3070 100 66 77 40(120)执行LAD指令后,数存6号单元的数据100仍在执行STO指令后,数存30号单元的数据变为1205.2.2 MOV指令
9、的指令周期 MOV R0,R1一个CPU周期一个CPU周期取指令阶段执行指令阶段开始取指令PC+1对指令译码执行指令取下条指 令PC+1RR型指令，需两个CPU周期第1个CPU周期(取指令)， CPU完成三件事： (1)从内存取出指令 (2) PC加1，为取下一条指令 做准备 (3)对指令操作码进行译码或 测试，以确定具体操作第2个CPU周期(执行指令) ：(R1) R0MOV R0，R1 指令的指令周期图示WR/RD1011 102101010MOV R0，R1说明1、取指令阶段 (1)程序计数器PC中装入第一条指令地址101(八进制) (2)PC的内容放到地址总线ABUS(I)上，对指存译
10、码并启动读 (3)从101号地址读出的MOV指令通过指令总线IBUS装入IR (4)PC加1，变成102，为取下一条指令做准备 (5)指令寄存器中的操作码(OP)被译码 (6)CPU识别出是MOV指令，至此，取指周期结束2、执行指令阶段 (1)操作控制器(OC)送出控制信号到通用寄存器，选择R1(10)作为 源寄存器，R0作目标寄存器 (2)OC送出控制信号到ALU，指定ALU做传送操作 (3)OC送出控制信号，打开ALU输出三态门，结果DBUS上 (4)OC送出控制信号，将DBUS上的数据打入DR(10) (5)OC送出控制信号，将DR中的数据打入R0，R0的内容变为10图示5.2.3 LA
11、D指令的指令周期LAD R1,6 组成LAD指令周期的三个CPU周期：第1个CPU周期为取指令阶段，和MOV指令相同第2个CPU周期中将操作数的地址送往地址寄存器并完成地址 译码第3个CPU周期中从6号内存取出操作数100并送通用寄存器R1 RS型指令，指令周期需要3个CPU周期 访问两次存储器一次访问指存，一次访问数存一个CPU周期 一个CPU周期取指令阶段执行指令阶段开始取指令 PC+1对指令 译码送操作 数地址取下条指 令PC+1取出操 作数装入通用 寄存器一个CPU周期LAD R1,6 指令周期图示LAD R1,6 执行过程图示61001005.2.4 ADD指令的指令周期ADD R1
12、,R2ADD指令是 RR型指令，指 令周期只需两 个CPU周期， 与MOV类似一个CPU周期 一个CPU周期取指令阶段执行指令阶段开始取指令PC+1对指令译码执行 加法 运算取下条 指令 PC+1ADD R1，R2执行过程图示120201205.2.5 STO指令的指令周期STO R2,(R3)RS型指令 指令周期需要3个CPU周期，其中执行周期为2个CPU周期一个CPU周期 一个CPU周期取指令阶段执行指令阶段开始取指令 PC+1对指令 译码送操作 数地址取下条指 令PC+1送操 作数写数存一个CPU周期STO R2,(R3)执行过程图示301205.2.6 JMP指令的指令周期JMP 10
13、1指令周期为两个CPU周期 第1个周期是取指令周期 第2个周期为执行阶段：CPU把 指令寄存器中的地址码部分101 送到程序计数器下一条指 令将从101单元开始读出并执行JMP(无条件转移)指令JMP 101 执行过程图示106 1015.2.7 用方框图表示指令周期方框CPU周期，内容表示数据通路的操作或某种控制 菱形符号某种判别或测试，时间上不单独占用CPU周期， 而依附于它前面一个方框的CPU周期 符号“”代表一个公操作CPU模型PCABUS(I) IBUS IR PC +1译码R1 R0IR ARR1+R2 R2R3 ARIRPCDBUS DR DRR1R2 DBUSMOVLADADD
14、STOJMPRD(D)WE(D)RD(I)【例1】如图所示为双总线结构机器的数据通路，IR为指令寄 存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号 控制)，AR为地址寄存器，DR为数据缓冲寄存器， ALU由加、 减控制信号决定完成何种操作，控制信号G控制的是一个门电路 。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器 的输入控制信号，R1O为寄存器R1的输出控制信号，未标字符的 线为直通线，不受控制。画出下面两条指令的指令周期流程图 ，并列出相应的微操作控制信号序列 1.“ADD R2，R0”指令完成(R0)+(R2)R0功能操作，假设该指令 的地址已放入PC中。2.
15、“SUB R1，R3”指令完成(R3)-(R1)R3的功能操作。IRPCARDRR0R1R2R3MXYALUIRiIRoPCiPCoARiDRiDRoR0iR0oR3iR3oXiYiA总线B总线G+ -R/W题目解答2解答1【解】根据给定的数据通路图， “ADD R2，R0”的指令周期流程图如图包括取指令阶段和执行指令阶段右边标注了每个机器周期中用到 的微操作控制信号序列PC ARM DRDR IRR2 YR0 XY+X R0PCO，G，ARiR/W=RDRO，G，IRi+，G，R0iR0O，G，XiR2O，G，Yi执行取指注：图中省去了“” 号左边各寄存器代码 上应加的括号PC ARM DRDR IRR3 YR1 XY - X R3PCO，G，ARiR/W=RDRO，G，IRi-，G，R3iR1O，G，XiR3O，G，Yi“SUB R1，R3”的指令周 期流程图与ADD指令不同的是：在 执行指令阶段，微操作控 制信号序列有所不同 执行取指数据通路图n【2009年计算机联考真题】 冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中， CPU区分它们的依据是( )。 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元n【2011年计算机联考真题】 假定不采用Cache和指
