《川大电子《数字电子技术》课件-ch2》由会员分享，可在线阅读，更多相关《川大电子《数字电子技术》课件-ch2（100页珍藏版）》请在金锄头文库上搜索。
1、第二章 逻辑门电路2-12-12-22-2分离元件门电路分离元件门电路2-32-32-5 MOS2-5 MOS集成逻辑门集成逻辑门内容概述内容概述TTLTTL逻辑门电路逻辑门电路常用半导体开关1内容概述实现逻辑运算的电路称为逻辑门电路将首先介绍二极管, 三极管及场效应管的 开关特性, 然后讨论TTL门电路, MOS门电 路的工作原理及性能.2-1常用半导体开关22.1 二极管的开关特性一、静态特性图（a)中0VT后，iD随VD近似 线线性增加。（区）VT称为阈值电压，硅管 为0.70.8V,锗锗管为为0.3V。为击穿区， 反向击穿电 压为VBRrD为二极管的导通 内阻约数十欧VD VTE (硅
2、管约0.6v，锗 管为0.2v）VBCVTE且VBCVTC即两个PN结都处于正向偏置。 当ib由零开始增加时，ic沿负载线AB向上移动到达B点，集电极电流达到最大值ICS后，ic不再受iB空制，B点称为临界饱和点。8晶体管饱和后，集射极间电压VCES很小，硅管不 足0.3V，锗管仅为0.1V，因VCESiBS=EC/RC 。一般， iB NiBS=NEC/ RC (饱饱和电电流，N=23)N称为过饱和系数饱和电压9三极管分区等效电路饱和区晶体管等效为两个电压 :VBES(0.7V), VCES (0.3V)。若略去这 两个极间饱和压降为理想状态等效为 三个电极短路为一个节点。(a)(b)(c)
3、截止区： VBEVTE且VBCVT且 VDSVGS-VT饱和区栅极（G） 漏极（D） 源极（S）VDS(V)VDD蓝虚线移动时，VDS及iD变化，但VGS及VT不变。25饱和区：VGS VT且 VDS VGS-VT击穿区：VDSBVDS 饱和区VDD(击穿电压) VDS(V)260 VGSVGS-VT)漏极电流方程：(2.2)将VDS=VGS-VT代入得 (边界)27饱和区互导定义为:(2.3)28反相器的传输延迟时间tpd反相器（晶体管或场效应管）在计入分布电容和管子 的开关惰性后，其输入、输出都不是理想的跃变信号，输 出波形总是滞后输入波形，如图2.11。信号经反相器后， 输出波形与输入波
4、 形相位相反，输入 波形平均延迟了 tpd 。2.11 反相器的平均延迟时间b292 22 2 分立元件门电路分立元件门电路2.2.1、二极管门电路Fa=ABC Fb=A+B+C 图212 二极管门电路30ABCFa(V)Fb(V)0000.700050.74.30500.74.30550.74.35000.74.35050.74.35500.74.355554.3正 逻逻 辑辑 负负 逻逻 辑辑ABCFaFbABCFaFb00000111110010111010010011011001101100101000101110101010101011001001101111100000表21 二极
5、管门电路电平真值表表22 二极管门电路正负逻辑真值表与或或与（电性能）31正 逻逻 辑辑 负负 逻逻 辑辑ABCFaFbABCFaFb00000111110010111010010011011001101100101000101110101010101011001001101111100000表22 二极管门电路正负逻辑真值表与或或与1. Fa=ABC Fb=A+B+C (正逻辑）2. Fa= A+B+C Fb= ABC (负逻辑） 322.2.2、电阻晶体管逻辑门（RTL）F2=F1=A+B图2.13 RTL或/或非门特点：输出低电平为低内阻，输出高电平为高电阻。输 出高电平时，带负载能力差
6、，很快被DTL所代替。符号表示有源下拉（饱和），无源上拉（截止）。A或B之一为高电平，则 T1或T2饱和F1为低电平， 只有A、B均为低电平T1 、T2均截止F1为高电平 即 332.2.3 二极管晶体管逻辑门（DTL)二极管与门反相器F=ABC逻辑功能：R2在T由饱和到截止时，给基 区存储电荷提供放电回路。特点：电路设计使T饱和时 （即A=B=C=5V时），DA 、DB、DC均截止，因而不 对前级电路造成负担。这种电路的tpd较长，大于25ns。图2.14 DTL与非门342 23 3 TTLTTL集成逻辑门电路集成逻辑门电路352.3.1、TTL与非门一、简单TTL与非门多发射极管T1代替
7、DA,DB,DC构成与门是提高 TTL门电路工作速度的关键措施。36当ABC3.6V时，T1的发射极电压高于集电极电 压，处于倒置工作状态。T2因有足够基极电流而饱和 ，VOL0.3V37当A、B、C之一由高电平变为低电平瞬间，仍有Vb2 0.7v，而T1饱和Ic1很大，此电流是T2的反向基极电流 ，很快拉走基区的存储电荷，使T2迅速脱离饱和经过 放大区而迅速截止，从而大大缩短了传输延迟时间。38二、TTL与非门电路工作原理T6网络使T5输出低电平时处于浅饱和，输出低电平 近似为0.4V。图2.16 TTL与非门391. 当A=B=C=3.6V时（高电平），T1、T2、T5因正偏 而导通，Vb
8、1为Vb1 =Vbc1+Vbe2+Vbe5=0.7+0.7+0.7=2.1(V)图2.16 TTL与非门工作原理分析注意：这时T1反向导通a40Vbes5=0.7v，Rb=300,RC=200，容易满满足ic6ib6 故T6饱饱和。图2.17 TTL与非门的两种工作状态TTL分析T6浅饱和，注意：这时T1反向导通41由于T2管饱和，其集-射压降 ，T2管的集电 极电压 则集电极电流： 又由于 故42T3管发射极电流，故T3处于微导通状态。Vb4=0.3VVT,交叉漏电流（一端接输入电源，其它端接地时 ，流过接电源端的电流）IIR约为10uA。60输入端接电阻到地与其等效输入电压的关系称为 输入
9、负载特性。 图2.22 输入负载特性（一端）RIVT61当VI=VT=1.4V时，则RIVT62RIVGS-VT)在(b)中，VGS=VDS, VDS+VTVDS, VDSVDS-VT因此，VDSVGS-VT (满足条件) (非线性电阻)80管称驱动管或工作管，设 和 的开启电压分别为 和 ， 的输入是信号A。当A为低电平 时， ， 截止，若VDD=5V,VT1=1V ,则 ，(高电平)81其中 和 分别为 和 导通时的漏源电阻，一般使 ,因此VOL接近0V。所以 。当A为高电平时, VIH=5V, T2导通，此时输出电平 82图2.35 NMOS逻辑门02、NMOS逻辑门以下是几个常用的NM
10、OS门电路83图2.35 NMOS逻辑门0例如(a)中， A=1, B=0, T2导通，T3截止， Fa=0。842.5.2 CMOS电路1、CMOS反相器如图2-37所示，它由一个增强型N沟道MOS管TN和一个增强型P沟道MOS管Tp组成。称为互补MOS逻辑电路(CMOS)。VTN0, VTP VTN|VTP| 一般， (VDD=5V)1. A=0, TN: VGS=0 VTNTN 截止 TP: VGS= -VDDTP导通 因此，F=1GDDSSG862. A=1, TN: VGS=5V TN导通 TP: VGS=0VTP截止 因此，F=0。所以GGDDSS87图2.38 CMOS门电路2
11、CMOS门电路例：A=1, B=088CMOS传输门(TG)是一种CMOS电路的基本形 式，如图2-39（a）所示，它将一只PMOS管和 一只NMOS管相并联而成，两管的源极相连做 信号输入端，而漏极相连做信号输出端，两管 的栅极各自独立加上互补的控制信号C 和 , 由于NMOS管的漏极结构对称,可以交换使用,故 称为双向传输门.3、CMOS门传输门和模拟开关a89TP的衬底接电源，TN衬底接地。导通时， TN栅衬电压应为正，TP栅衬电压应为负。GGSD90GGSDC=1TN栅衬电压为正 满足导通条件C=1TP栅衬电压为负 满足导通条件C=0C=0TN栅衬电压为0 不满足导通条件TP栅衬电压为
12、0 不满足导通条件91当C= 1时， TN、TP导通， 传输门接通；C= 0: TN、TP都截止， 传输门断开。C=1: 若VI=VIH=VDD, 因VGSP=-VDD, 而VGSN=0, 故TP导通，TN截止；若VI=VIL=0, TN导通，TP截止； 若VI=VDD/2, TN、TP同时导通。所以，VI只要在0-VDD之间 均可传输，因为TN、TP中必有一个导通，实现VO=VI, 即模拟传输，又称模拟开关。DGGS92934、CMOS三态门图2.41(a)所示的三态门由CMOS反相器和传输门组成 ，TG代表传输门，框内表有相同数字1的两端在VC的 控制下或者短接，或者断开成为高阻状态。图2
13、.41 CMOS三态门94图(b)是CMOS三态门的另一种结构。VC为高电平时，T1和T4均截止，此时输出F为高阻态； VC为低电平时， T1和T4均导通，电路是反相器，输出 ， 其逻辑符号如图2.41(c)所示。图2.41 CMOS三态门95CMOS电路分析举例例2.1 说明图示电路的 逻辑功能，写出逻辑 表达式。 图2.42 例2.1电路图解： TN1和TP1，TN3和 TP3，TN4和TP4分别组成 三个反相器，TN2和TP2 则构成传输门，其值表 如下：A B C D F L L H H L L H H L H H L L L H H H L H L由真值表得逻辑表达式:DA=HTG 通D=B HA=LTG 断D=B96【例2.2】 图243所示两种CMOS电路，试说明 其逻辑功能97解 在图243（a）的电路中，当 时， T 1管导通，FA；当 时，T1管和T3 均截止，输出F为高阻态。c98图243（b）电路中，当 时， T3管导通，FA；当C1时，T1管和T3均截 止，输出F为高阻态。99习 题1 ,2 , 3 , 5 , 9 ,10上交时间：2009年10月27日，星期二100
