《内部结构及工作原理》由会员分享，可在线阅读，更多相关《内部结构及工作原理（42页珍藏版）》请在金锄头文库上搜索。
1、1 1第四章第四章 SPLDSPLD基本结构及工作原理基本结构及工作原理 l SPLD的基本结构主要内容l PROM器件l PLA器件l PAL器件l GAL器件2 2SPLD 的 基 本 结 构 图输 入 电 路与 阵 列输 出 电 路或 阵 列输入项乘积项和项输入输出反馈输入信号互补输出的输入 缓冲电路, 用以产生 输入变量的原变量 和反变量，并提供 足够的驱动能力。输入电路在PLD 中的画法AAA4.1 SPLD的基本结构3 3CABCCABBA W7 = ABCABCW0 =由一组多输 入与门组成，用 以产生输入变量 的各乘积项。与 阵 列SPLD 的 基 本 结 构 输 入 电 路输
2、 出 电 路或 阵 列输入项乘积项和项输入输出反馈输入信号与阵列4.1 SPLD的基本结构4 4例如ABCY3Y2Y1与阵列SPLD 的 基 本 结 构 输 入 电 路与 阵 列输 出 电 路或 阵 列输入项乘积项和项输入输出反馈输入信号由图可得Y1 = ABC + ABC + ABCY2 = ABC + ABC Y3 = ABC + ABC由一组多输入 或门组成，用以 产生和项，即将 输入的某些乘积 项相加。4.1 SPLD的基本结构或阵列5 5SPLD 的 基 本 结 构 输 入 电 路与 阵 列输 出 电 路或 阵 列输入项乘积项和项输 入输出反馈输入信号SPLD的输出电路因器件的不同而
3、有所不同，但总体可分为固定输出和可组态输出两大类。根据与门阵列、或门阵列和输出电路结构的不 同，简单的低密度PLD可分为PROM、PLA、PAL 、GAL四种基本类型，下面分别进行讲解。4.1 SPLD的基本结构6 64.2 PROM器件（1）基本结构 A B CA B C A B C A B C A B C A B C A B C A B C A B CO1 O2 O3或阵列 （可编程）与阵列 （固定）（2）特点“与”阵列固定，不能 编程，“或”阵列可以 编程。与阵列是一个全译码 电路，即n个输入量 总共有2n个不同的组 合积项输出，因此有 2n 条积项线。与阵列的固定连接关 系造成芯片面积
4、的浪 费，利用效率低。7 7（3）应用设计例1：用PROM构造半加器C=A0A14.2 PROM器件S=A0 Al =A0Al + A0A1+CSA1A0A1A0A1A0A1A0SC 0000 0110 1010 11018 81 2 3 4 5 6 7 8 9 10 11 12 13 14 150例2: 用PROM实现22乘法器输 入输 出 A1 A0B1 B0P3 P2 P1 P0 0 00 00 0 0 0 0 00 10 0 0 00 01 00 0 0 00 01 10 0 0 00 10 00 0 0 00 10 10 0 0 10 11 00 0 1 00 11 10 0 1 1
5、1 00 00 0 0 0 1 00 10 0 1 0 1 01 00 1 0 0 1 01 10 1 1 0 1 10 00 0 0 0 1 10 10 0 1 1 1 11 00 1 1 0 1 11 11 0 0 11 2 3 4 5 6 7 8 9 10 11 12 13 14 1509 94.3 PLA器件（1）基本结构与阵列不采用全译码方式， 标准的与或表达式已不适用 ，需要把逻辑函数化成最简 的与或表达式。有多个输出 时，要尽量利用公共的与项 ，以提高阵列的利用率。A B CO1 O2 O3或阵列 （可编程）与阵列 （可编程）（2）特点“与”阵列和或”阵列都可以编 程，方便了设计
6、工作。算法复杂, 器件运行速度下降制造工艺复杂，价格高。1010基本思想：根据PLA结构，安排每个积项占一条积项线， 在不同输出函数中如有相同积项，则共享。每个输出函数有n个 积项，就在或阵列上将它的纵向线与相关的n个积项线相连。简单地说，用PLA实现组合逻辑函数时，先将函数化简 为最简与或式，再把对应的与项或起来即可。O1=ABC+BC O2=AB+AC O3=AB+AC例：用PLA实现以下组合逻辑函数电路（3）应用设计4.3 PLA器件A B CO1 O2 O3A B CA B A CB CA B1111采用熔丝编程方式， 只能一次性编程。4.4 PAL器件 （1）基本结构l 左图为最简单
7、的PAL 器件结构。目前常见 的PAL器件中，输入 变量最多可达20个， 与项的个数最多有80 个，或阵列输出端最 多的有10个，每个或 门输入端最多的可达 16个。（2）特点“与”阵列可编程，“ 或”阵列固定。A2A1A0D0D1D2或阵列 （固定）与阵列 （可编程）1212为了扩展电路的功能 ，并增加使用的灵活性 ，PAL在与或阵列的基础上，增加了多种输出 及反馈电路，构成了各 种型号的PAL器件。反馈电路输 入 电 路固定“或”阵列可编程 “与”阵列输出电路输入电路（2）特点具有多种形式的输出结构根据PAL器件的输出结构和反馈电路的不同，可将 它们大致分成专用输出、可编程输入/输出、寄存
8、器输出、异或输出以及运算选通反馈输出等几种类型。1313专用输出结构这种结构的输出端只能作输出用，不能用作输入。输 出端可以是或门、或非门，或者互补输出结构。因电路中 不含触发器，所以只能实现组合逻辑电路。 常用的产品有 PAL10H8(10输入，8输出，高电 平输出)、PAL10L8(10输入，8输出，低电平输出) 、 PAL16C1(16输入，1输出，互补型输出)等。（3）PAL的输出结构输入线OI积项线1414 可编程输入/输出结构这种结构在或门输出之后增加了一个三态输出缓冲器， 它的控制端OE由与阵列的第一个乘积项控制，可直接送往 输出，也可作为输入用。常用的产品有 PAL16L8、P
9、AL20L10等。当OE=0时，三态输出呈高阻态，I/O引脚作输入使用； 当OE=1时，三态门选通，I/O引脚作输出使用。（3）PAL的输出结构II/OOE作输出使用时，也可将输出再经互补输出的缓冲器 反馈到与阵列输入，用于实现复杂的组合逻辑电路。1515 寄存器输出结构常用的产品有 PAL16R4、PAL16R8等。 R表示寄存器输出型。（3）PAL的输出结构这种结构的输出端有一D触发器。在时钟上升沿先将 或门输出寄存在D触发器的Q端，当使能信号OE有效时，Q 端的信号经三态缓冲器反相后输出，输出为低电平有效。 触发器的Q端输出还可以通过缓冲器反馈送至与阵列 的输入端。因而这种结构的PAL能
10、记忆原来的状态，实现 时序逻辑电路。1616 异或输出结构这种结构的输出部分有两个或门，它们的输出经异或 门进行异或运算后再经D触发器和三态缓冲器输出。这种 结构不仅便于对与或逻辑阵列输出的函数求反，还可以实 现对寄存器状态进行保持操作。该种结构的产品有 PAL20X4、PAL20X8(X表示异或输出型)等。YQ（3）PAL的输出结构IQQDCLOCKOEO C1717在异或门的基础上，将触发器的输出反馈到运算选通逻 辑电路，与输入项进行组合后送与阵列进行编程，可获得16 种可能的逻辑组合。（3）PAL的输出结构运算选通反馈结构这种结构的产品有PAL16A4(A表示运算选通反馈输出型)。181
11、8图示电路即为经过编程产生16种运算结果的PAL。1919例：用PAL器件设计一 个数值判别电路。要求 判断4位二进制数 DCBA的大小在05、6 10、11 15哪一个区 间之内。十进制数二进制数Y0Y1Y2 DCBA00000100100011002001010030011100401001005010110060110010701110108100001091001010101010010111011001121100001131101001141110001151111001（4）PAL的应用20202121GAL器件分两大类：一类为普通型GAL，其与或 阵列结构与PAL相似，如GAL
12、16V8、GAL20V8、 ispGAL16Z8等；另一类为新型GAL，其与或阵列均 可编程， 与PLA结构相似，代表器件为GAL39V8。 4.5 GAL器件GAL是在PAL的基础上发展起来的，具有和PAL相同的 与或阵列，即可编程的与阵列和固定的或阵列。不同的是它 采用了电擦除、电可编程的E2PROM工艺制作，可以用电信 号擦除并反复编程上百次。GAL器件的输出端设置了可编程 的输出逻辑宏单元OLMC（Output Logic Macro Cell），可 以将OLMC设置成不同的输出方式。这样，同一型号的GAL 器件可以实现PAL器件所有的各种输出电路工作模式，可取 代大部分PAL器件，
13、因此称为通用可编程逻辑器件。（1）概述2222l 优点：（2）GAL器件的特点l 缺点： 采用电擦除工艺和高速编程方法，使编程改写变得方便、 快速，整个芯片改写只需数秒钟，可改写 百次以上。 速度快、功耗低。存取时间为1240ns，功耗仅为双极型 PAL的1/2或1/4，编程数据可保存20年以上。 采用可编程的输出逻辑宏单元(OLMC)，使其具有极大的 灵活性和通用性。 可预置和加电复位所有寄存器，备有加密单元。 仍属于低密度PLD，规模小，每片相当于几十个等效门 电路，只能代替 24片MSI器件。 在使用中还有许多局限性，如一般GAL只能用于同步时 序电路，各OLMC中的触发器只能同时置位或
14、清零，还 不能充分发挥其作用。2323l GAL和PAL在结构上的区别PAL结构GAL结构 或阵列做 在OLMC 结构中适当地为OLMC进行编 程，GAL就可以在功能 上代替PAL各种输出类 型及其派生类型2424（3）GAL器件的基本结构(以GAL16V8为例) GAL16V8 引脚图8 个输入端 8 个 I/O 端1 个时钟输入端1 个输出使能控制输入端25251 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12 OE 11可编程与阵列 (64 32) GAL16V8 逻辑图输出逻辑宏单元
15、 (Output Logic Macro-Cell，简称 OLMC)与阵列输入电路26261 CLK2 I3 I4 I5 I6 I7 I8 I9 II/O 19I/O 18I/O 17I/O 16I/O 15I/O 14I/O 13I/O 12 OE 11可编程与阵列 (64 32)与阵列的作用是产生 输入信号的乘积项。其输 入信号为 8 个输入端提供 的原、反变量和 8 个反馈 输入端提供的原、反变量 。产生这些变量的那些乘 积项，则由对与阵列的编 程决定。时钟输入端，提供时序电路所需要的时钟信号。输出使能控制输入端。 它作为全局控制信号控制各 I/O 端的工作方式。27271 CLK2 I3
