《数字电路09CH4-12与非门》由会员分享，可在线阅读，更多相关《数字电路09CH4-12与非门（53页珍藏版）》请在金锄头文库上搜索。
1、第四章 基本数字电路第二节第二节 基本逻辑门电路基本逻辑门电路第三节第三节 触发器触发器 第四节第四节 存储器电路存储器电路 第五节第五节 可编程逻辑器件可编程逻辑器件 第六节第六节 数字电路的基本参数及测量技术数字电路的基本参数及测量技术 小结小结第一节第一节 集成电路的分类集成电路的分类讲义第四章 ：P1871. 了解基本数字电路的工作原理；2. 熟悉基本数字电路的输入输出结构、主要技 术参数及主要用途；3. 掌握常用触发器的表示方式及触发方式；4. 了解可编程逻辑器件的特点。学习重点第四章 基本数字电路第一节 数字集成电路的分类集 成 逻 辑 门双极型集成逻辑门MOS集成逻辑门按器件类型
2、分PMOS NMOS CMOS HCMOS按集成度分SSI（100以下个等效门） MSI（103个等效门） LSI （104个等效门） VLSI（104 106个等效门）TTL、ECL I2L、HTL按功能分基本门电路、组合逻辑模块触发器、时序逻辑模块、存储器ULSI（106个以上等效门）4-4-2-1 2-1 典型典型TTLTTL与非门工作原理与非门工作原理TTL与非门 TTL与非门工作原理TTL与非门的工作速度TTL与非门的外特性及主要参数三极管的开关特性第二节第二节 基本逻辑门电路基本逻辑门电路三极管的开关特性共射极三极管电路及其输出特性 三极管的开关特性 t1为三极管由截止转向导通的延
3、迟时间，t2为三极管由截止转向导通的电 流建立时间，称为上升时间，t3为三极管由导通转向截止的存储时间，t4为三 极管由导通转向截止的电流消失时间，称为下降时间。因此，三极管的打开 时间为延迟时间与建立时间之和，即tON= t1+t2。三极管的关断时间为存储时 间与下降时间之和，即tOFF= t3+t4。 讲义P201三极管的开关特性等效理想三极管开关特性TTL与非门电路输入级由多发射极晶 体管T1和基极电组R1组 成，它实现了输入变量 A、B、C的与运算。由T3、T4、T5和R4、R5组成其中 T3、T4构成复合管，与T5组成推拉式 输出结构，具有较强的负载能力。中间级是放大级，由T2、 R
4、2和R3组成，T2的集电极C2 和发射极E2可以分别提供两个 相位相反的电压信号。TTL与非门工作原理 输入端至少有一个 接低电平：0 .3V 3 .6V 3 .6V1V 3 .6VT1管:A端发射结导通， Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏而 截止。 5-0.7-0.7=3.6VVb1 =1V,所以T2、T5 截止,VC2Vcc=5V。 T3：微饱和状态。 T4：放大状态。 电路输出高电平为：5V 输入端全为高电平：3 .6V 3 .6V2.1V 0 .3VT1:Vb1= Vbc1+Vbe2+Vbe5 = 0.7V3 = 2.1V因此输出为逻辑低电 平VOL =
5、0.3V3 .6V发射结反偏而集电 极正偏，处于倒置放大 状态。T2：饱和状态T3：Vc2 = Vces2 + Vbe51V，使T3导通， Ve3 = Vc2-Vbe3 = 1- 0.70.3V，使T4截止 。 T5处于深饱和状态，TTL与非门工作原理 输入端全为高电平 ，输出为低电平。 输入至少有一个为 低电平时，输出为高 电平。由此可见电路的 输出和输入之间满足 与非逻辑关系。T1：倒置放大状态 T2：饱和状态 T3：导通状态 T4：截止状态 T5：深饱和状态T2：截止状态 T3：微饱和状态 T4：放大状态 T5：截止状态TTL与非门工作原理TTL与非门工作速度存在问题：TTL门电路工作速
6、度相对于MOS较快，但由 于当输出为低电平时T5工作在深度饱和状态，当输出由 低转为高电平，基区和集电区存储电荷不能马上消散 ，而影响工作速度。改进型TTL与非门可能工作在饱和状 态下的晶体管T1、T2 、T3、T5都用带有肖 特基势垒二极管（ SBD）的三极管代替 ，以限制其饱和深度 ，提高工作速度。改进型TTL与非门 增加有源泄放电路1. 提高工作速度由T6、R6和R3构成 的有源泄放电路来 代替T2射极电阻R3减少了电路的开启时间 缩短了电路关闭时间2. 提高抗干扰能力T2、T5同时导通， 因此电压传输特性曲 线过渡区变窄，曲线 变陡，输入低电平噪 声容限VNL提高了0.7V 左右。数字
7、集成电路的主要技术特性P191一、输入/输出电压VIH表示数字 电路输入高电 平时允许的最 低电平(又称 开门电平Von) VIL表示数字电 路输入低电平 是允许的最高 电平(又称关门 电平Voff) VOH表示数字 电路输出高电 平时允许的最 低电平(又称 标准高电平) VOL表示数字 电路输出低电 平时允许的最 高电平 (又称 标准低电平)电路类 型输出电 平输入电 平电源频率集成 度功耗TTL2.4/0.42.0/0.854MVCC时，必须选用 集电极开路（OC门） TTL电路。CMOS电源电压VDD = 5V时，一般的TTL门可 以直接驱动CMOS门。三态逻辑门（TSL） 三态门工作原
8、理TSL门输出具有高、低电平状态 外，还有第三种输出状态 高阻状 态，又称禁止态或失效态。非门，是三态门 的状态控制部分E使能端六管TTL与非门增加部分当 E= 0时，T4输出高电平VC = 1，D2截止，此时 后面电路执行正常与非功能F=AB。1 01V1V输出F端处于高阻状态记为Z。 T6、T7、 T9、 T10均截止Z当 E= 1时，使 能 端 的 两 种 控 制 方 式低电平使能高电平使能三态门的逻辑符号A BFE FA BE 三态门的应用 1. 三态门广泛用于数据总线结构任何时刻只能 有一个控制端有效， 即只有一个门处于数 据传输，其它门处于 禁止状态。 2. 双向传输当E=0时，门
9、1 工作，门2禁止， 数据从A送到B；当E=1时，门1 禁止，门2工作，数 据从B送到A。三态逻辑门（TSL）总线提问：用同一种使能功能的三 态门如何构成双向数据传输？随着TTL电路结构的改进，目前TTL电路具有7种系列， 如表4-2-1所示。见P212表4-2-6TTL子系列TTL子系列器件名说明 标准TTL 74 最早的TTL电路 低功耗TTL 74L 内电阻增加，使得功率减小。已很少使用 高速TTL 74F 减小内电阻，输出级使用达林顿结 构。已很少使用 低功耗肖特基TTL 74LS 使用肖特基器件，在输出级增加二极管电阻网络 肖特基TTL 74S 使用肖特基器件，减小电阻，靠增加功耗来
10、提高速度高级低功耗肖特基 TTL 74ALS 使用肖特基器件，减小器件的几何结构 使用肖特基器件减 小器件的几何结构 74AS 增加电路的复杂程度，比ALS系列速度更高 4-4-2-3 ECL2-3 ECL集成逻辑门集成逻辑门ECL“或/或非”门电 路 ECL门的主要优缺点ECL“或/或非”门电路输入级输出级同时实现或/ 或非逻辑功能，为 非饱和型电路。基准电源-为 T4管提供参考电压 VBB，选定VBB = - 1.2V。逻 辑 符 号逻 辑 表 达 式 优点1. 开关速度高 2. 逻辑功能强 3. 负载能力强 缺点 1. 功耗较大 2. 抗干扰能力差：逻辑摆幅为0.8V左右， 噪声容限VN
11、一般约300mV。互补输出端“或/或非 ” ，且采用射极开路形式 ，实现输出变量的“线或” 操作。ECL“或/或非”门电路4-4-2-4 I2-4 I2 2L L集成逻辑门集成逻辑门I2 L基本单元电路I2 L门电路I2 L的主要优缺点I2 L基本单元电路 电路的组成射极加正电 压VE，构成恒流 源I0。I0多集电极晶 体管T2、C1、C2 、C3之间相互隔 离。T2的驱动电流是 由T1射极注入的，故 有注入逻辑。 工作原理 1. 当VA = 0.1V低 电平时，T2截止， I0从输入端A流出 ，C1、C2和C3输出 高电平。 2. 当A开路（相当于输入高电平）时，I0流入T2的基 极，T2饱
12、和导通，C1、C2和C3输出低电平。逻辑符号 A-输入 C1、C2和C3-输出电路的任何一 个输出与输入之间 都是“非”逻辑关系 。电路可简化为：I2 L门电路 “与”门线与逻辑功能： F=AB “与或非”门VE用输入 变量来代替。逻辑功能：I2 L的主要优缺点 优点 1. 集成度高 2. 功耗小 3. 电源电压范围宽4. 品质因素最佳5. 生产工艺简单电流在1nA1mA 范围内均能正常工作。I2L的品质因数只 有（0.11）pJ/门。 缺点 1. 开关速度低 2. 噪声容限低I2L的逻辑摆幅仅 700mV左右，比ECL还 低，但其内部噪声小， 因此电路能正常工作。 3. 多块一起使用时，由
13、于各管子输入特性的离 散性，基极电流分配会 出现不均的现象，严重 时电路无法正常工作。M=P（功率）tpd（速度）表 示门电路性能的优劣，单位是皮焦 (pJ)。4-4-2-5 MOS2-5 MOS集成逻辑门集成逻辑门NMOS反相器NMOS门电路CMOS门电路NMOS反相器 MOS管的开关特性数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：当|UGS|UT| 时，管子导通，导通电阻很小，相当开关闭合。 当|UGS|UT| 时，管子截止，相当于开关断开。 NMOS反相器设电源电压VDD = 10V， 开启电压VT1 = VT2 = 2V。1. A输入高电平VIH = 8V2. A输入低
14、电平V IL = 0.3V 电路执行逻辑非功能工作管负载管T1、T2均导通，输出 为低电平VOL 0.3V。T1截止T2导通，电路 输出高电平VOH = VDD - VT2 = 8V。NMOS门电路 NMOS与非门工作管 串联负载管工作原理：T1和T2都导通，输出低电平。2. 当输出端有一个为低电平时， 与低电平相连的驱动管就截止 ，输出高电平。电路 “与非”逻辑功能：注：增加扇入，只增加串联驱动管 的个数，但扇入不宜过多，一 般不超过3。11通通01. 当两个输入端A和B均为高电平时，01止通1CMOS电路 CMOS反相器PMOSNMOS衬底与漏源间的PN结始终处 于反偏，NMOS管的衬底总
15、是接到 电路的最低电位，PMOS管的衬底 总是接到电路的最高电位。柵极相连 作输入端漏极相连 作输出端电源电压VDDVT1+|VT2|，VDD 适用范围较大(318V)。VT1-NMOS的开启电压;VT2-PMOS的开启电压。工作原理： 1. 输入为低电平VIL = 0V时， VGS1VT1T1管截止； |VGS2| VT2 电路中电流近似为零（忽略 T1的截止漏电流）,VDD主要降落 在T1上，输出为高电平VOHVDD。T2导通。2. 输入为高电平VIH = VDD时， T1通T2止，VDD主要降在T2上，输 出为低电平VOL0V。实现逻辑“非”功能CMOS电路 CMOS门电路1. 与非门二
16、输入“与非”门电路结构如图。每个输入端与一 个 NMOS管和一个PMOS 管的栅极相连。当A和B为高电平时:1两个并联的 PMOS管T3、T4两个串联的 NMOS T1、T2通通止止0101通止通1止当A和B有一个或一个以上 为低电平时:电路输出高电平输出低电平 电路实现“与非”逻辑功能CMOS电路 CMOS门电路 2. 或非门二输入“或非”门电路结构如图。 当A和B为低电平时: 10当A和B有一个或一个以上 为高电平时:电路输出低电平输出高电平 电路实现“或非”逻辑功能CMOS电路CMOS门电路的开路输出结构 （OD门）Y=A+BCMOS电路CMOS门电路的三态输出结构 1AENENYA为使能端: A=1时,F输出高阻.A=0时, UDDT2 AT1T3 BT4F（输出）CMOS系列器件名说说明标标准CMOS40
