《小结:锁相环的设计分析》由会员分享,可在线阅读,更多相关《小结:锁相环的设计分析(2页珍藏版)》请在金锄头文库上搜索。
锁相环锁相环( PPL,phase-locked loop)是一个反馈系统,它将输出信号的频率和相位锁定到输入参考信号的频率和相位上。参考波形包括正弦型和数字型。基本的 PLL 由一个压控振荡器( VCO) 、一个鉴相器( PD,phase detector,又称为相位检测器)和一个滤器组成。PLL 最通用的形式还包括一个混频器和一个分频器, 在稳定状态时,输出频率可以表示为:0mrffNf,所以输出频率可以通过改变N、rf和mf来控制。下图为 PLL 系统方框图 : 鉴相器对于锁定的环路,鉴相器的输出是一个直流电压eV,它是相位差drf的函数,eV是d的正弦、三角或锯齿波函数。 (见射频与微波通信电路 P374) 。增益因子dK(V/rad) e d eVK. 鉴相器环 路 滤波器压控振荡器被 N 分频rf0fmf压控振荡器如前所述,变容二极管通常用在振荡器的谐振电路中,通过控制它的偏置电压来改变振荡频率, 所以一个理想的压控振荡器的传递特性应该是线性的。