《MAX7000A中文》由会员分享，可在线阅读，更多相关《MAX7000A中文（8页珍藏版）》请在金锄头文库上搜索。
1、MAX 7000A 可编程逻辑器件数据手册MAX 7000A 可编程逻辑设备特性：高性能 3.3V 基于 EEPROM 的可编程逻辑内置第二代多阵列矩阵器件（PLD）（MAX? ）架构（见表 1） 3.3V 在系统可编程（ ISP）兼容内置的 IEEE 1149.1标准、联合测试行为组织 （JTAG）接口标准与先进的引脚锁定功能- MAX7000AE 设备在系统可编程（ ISP）电路符合 IEEE 1532 标准。- EPM7128A 和 EPM7256A 设备 ISP电路兼容 IEEE 1532 标准。内置边界扫描测试（ BST）电路兼容 IEEE 1149.1标准。支持 JEDEC 标准测
2、试和编程语言（ STAPL）JESD-71 增强的 ISP功能- 增强的 ISP算法更快的编程（不包括EPM7128A 和 EPM7256A 装置的）- ISP_Done位，以确保完整的编程（不包括EPM7128A 和 EPM7256A 装置的）- 上拉电阻在系统编程的I / O 引脚引脚兼容与流行的5.0V MAX7000S 设备高密度 PLD 的范围从 600 到 10000 个可用门扩展温度范围对于系统可编程5.0V MAX7000 或 2.5V MAX7000B 设备的信息，请参阅“MAX7000 可编程逻辑器件系列数据表”或“MAX7000B 可编程逻辑器件系列数据表” 。表 1 M
3、AX 7000 设备特点特性EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPPM7512AE 可用门600 1250 2500 5000 10000 宏单元32 64 128 256 512 逻辑阵列块2 4 8 16 32 最大可用I/O 管脚数36 68 100 164 212 tPD(ns) 4.5 4.5 5.0 5.5 7.5 tSU(ns) 2.9 2.8 3.3 3.9 5.6 tFSU(ns) 2.5 2.5 2.5 2.5 3.0 t1CO(ns) 3.0 3.1 3.4 3.5 4.7 tCNT(MHz) 227.3 222.2 192.
4、3 172.4 116.3 MAX 7000A 可编程逻辑器件数据手册更多的特性：4.5 ns的引脚到引脚的逻辑延迟计数器频率高达227.3兆赫MultiVoltTMI / O 接口使设备的核心运行在3.3 V， 而 I / O 引脚兼容 5.0 V， 3.3 V，2.5 V 逻辑电平引脚数从 44 至 256 不等的各种薄型四方扁平封装（TQFP） ，塑料四方扁平封装（PQFP） ，球栅阵列（ BGA） ，带引线塑料芯片载体（PLCC）支持热插拔 MAX7000AE 器件可编程互连阵列（ PIA）连续路由结构快速，可预测的性能PCI 兼容总线型架构，包括可编程摆率控制开漏输出选项可编程宏单元
5、寄存器与个别清除，预置时钟和时钟使能控制在 MAX7000AE 装置中包含可编程上电状态宏单元寄存器可编程的 50或更高的电源省电模式减少每个宏单元配置扩展器乘积项，每个宏单元允许多达32 个乘积项保护专有设计的可编程安全位6 到 10 针或逻辑驱动输出使能信号两个全局时钟可选反转信号增强互连资源，提高了可布线性快速输入设置时间从I / O 引脚提供了一个专用的路径宏单元寄存器可编程输出摆率控制可编程的接地引脚由 Altera 公司的开发系统为基于Windows 的个人电脑和 Sun SPARC工作站和HP提供的路由 9000系列 700/800工作站所提供的软件设计的的支持和自动布局布线。附
6、加的设计输入和仿真支持EDIF 提供的 200 和 300 网表文件、参数化模块库（LPM） 、 Verilog HDL 语言、 VHDL 语言和其他流行的EDA 工具厂商如 Cadence 、Exemplar Logic、OrCAD、新思科技， Synplicity 公司和 VeriBest 的接口。编程支持Altera 的主编程单元（ MPU） 、MasterBlasterTM串行/通用串行总线（USB）通信电缆、ByteBlasterMVTM并行端口下载电缆和BitBlasterTM串行下载电缆，以及来自第三方制造商和任何JamTMSTAPL 文件（.jam） 、Jam Byte-Cod
7、e文件（ .jbc）或串行矢量格式文件（.svf）能够在电路测试仪。MAX 7000A 可编程逻辑器件数据手册概述：MAX 7000A 设备（包括MAX7000AE ）是高密度，基于Altera 的第二代MAX 架构的高性能设备。采用先进的CMOS 技术制造的， EEPROMbased MAX 7000A 器件采用 3.3 V 电源电压，并提供600 到 10000 个可用门、 ISP、管脚到管脚的延时 4.5 纳秒、计数器速度高达227.3 MHz。最大 7000A 设备在 -4，-5，-6，-7 和-10 速度等级是 33 MHz 运行的 PCI SIG（PCI SIG）PCI 本地总线规
8、范，修订版 2.2。见表 2。表 2 MAX 7000A 速度等级设备速度等级-4 -5 -6 -7 -10 -12 EPM7032AE EPM7064AE EPM7128A EPM7128AE EPM7256A EPM7256AE EPM7512AE MAX 7000A 系列的体系结构100%支持晶体管到晶体管逻辑电平 （TTL）仿真和高密度集成的SSI、 MSI、 LSI 逻辑功能。它很容易集成多个设备， 包括 PALs、GALs 和 22V10s 设备。MAX7000A 系列器件提供了广泛的软件包，包括 PLCC、BGA、FineLine BGA、PQFP和 TQFP封装。请参阅表3 和
9、表 4。表 3 MAX 7000A 最多可用 I/O 管脚设备44 管 脚PLCC 44 管 脚TQFP 49管脚 Ultra FineLine BGA 84 管 脚PLCC 100 管脚TQFP 100 管脚FineLine BGAEPM7032AE 36 36 EPM7064AE 36 36 41 68 68 EPM7128A 68 84 84 EPM7128AE 68 84 84 EPM7256A 84 MAX 7000A 可编程逻辑器件数据手册EPM7256AE 84 84 EPM7512AE 表 4 MAX 7000A 最多可用 I/O 管脚设备144管脚 TQFP 169管脚 Ul
10、tra FineLine BGA 208 管脚PQFP 256 管脚BGA 256 管脚FineLine BGAEPM7032AE EPM7064AE EPM7128A 100 100 EPM7128AE 100 100 100 EPM7256A 120 164 164 EPM7256AE 120 164 164 EPM7512AE 120 176 212 212 表附注：（1）在 IEEE1149.1标准（JTAG）接口用于在系统编程或边界扫描测试，4 个 I / O 引脚成为 JTAG 管脚。（2）所有 Ultra FineLine BGA 封装通过 SameFrameTM功能引脚兼容。
11、因此，设计师可以设计一个电路板， 以支持各种设备， 不同密度和引脚数器件迁移提供了一个灵活的迁移路径是完全支持Altera 开发工具。有关详细信息，请参阅“SameFrame Pin-Out ” ，第 15 页。（3）所有 FineLine BGA 包是通过 SameFrame功能引脚兼容。因此，设计师可以设计一个电路板， 支持多种设备， 不同密度和引脚数器件迁移提供了一个灵活的迁移路径是完全支持Altera 开发工具。有关详细信息，请参阅“SameFrame Pin-Out” ，第 15 页。MAX7000A 器件采用 CMOS EEPROM 单元来实现逻辑功能。 用户可配置的MAX7000
12、A结构容纳了多种的的独立组合和时序逻辑功能。该设备设计过程中开发和调试周期可以快速、高效的重新编程，并可以进行编程和擦除高达100次。MAX7000A 器件包含从 32 到 512 个宏单元，组合成组的16 个宏单元被叫做逻辑阵列模块（ LAB ） 。每个宏单元有独立的可编程时钟、时钟使能、清晰、预置MAX 7000A 可编程逻辑器件数据手册功能的 programmable-AND/fixed-OR 阵列和一个可配置的寄存器。 要建立复杂的逻辑功能，每个宏单元可以共享的乘积项和高速的并行扩展乘积项的补充，每个提供多达 32 个乘积项。MAX 7000A 器件提供可编程的速度 /功率优化。在一个
13、设计的速度的关键部分可以高速 /全功率运行，而其余的部分在低速/低功耗下运行。这个速度 /功耗优化功能，使设计人员能够配置一个或多个宏单元运行在50或更低的功耗，同时增加只是一个象征性的时间延迟。MAX 7000A 器件还提供了一个选项，在非速度的关键信号的切换时减少的压摆率，最大限度地降低噪声瞬态的输出缓冲器。所有 MAX 7000A 器件的输出设备可以设置为2.5 V 或 3.3 V，所有的输入引脚可是是 2.5 V、3.3 V 或 5.0V，这样就允许 MAX 7000A 器件可用于在混合电压系统中。MAX7000A 器件支持 Altera 开发系统集成的软件包、提供的原理图、包括文本的
14、 VHDL 、Verilog HDL 和 Altera 硬件描述语言（ AHDL ）和波形设计输入、编译和逻辑综合仿真和时序分析、器件编程。其软件提供了EDIF 200 和 EDIF 300、LPM、VHDL 、Verilog HDL 语言和其他接口额外设计输入和仿真，支持从其他行业标准的PC 和 UNIX 工作站为基础的EDA 工具。其软件运行于基于Windows 的个人电脑，以及 Sun SPARC工作站和 HP 9000系列 700/800 工作站。功能描述：MAX7000A 系列架构包括以下元件：逻辑阵列模块（ LAB ）宏单元扩展的乘积项（共享和平行）可编程互连阵列I / O 控制块
15、MAX 7000A 系列架构包括四个专用输入，可作为通用输入或高速，为每个宏单元和 I / O 引脚提供全局控制信号（时钟，清除和两个输出使能信号）。图 1显示了最大 7000A 设备的体系结构。MAX 7000A 可编程逻辑器件数据手册图 1 MAX7000A 器件框图说明：（1）EPM7032AE，EPM7064AE ，EPM7128A，EPM7128AE，EPM7256A 和EPM7256AE 设备有六个输出使能。 EPM7512AE 设备有 10 个输出使能。逻辑阵列块MAX7000A 设备架构是基于连接的高性能LAB 。这些 LAB 包括 16 个宏单元的阵列，在图 1 中所示。多个
16、 LAB 是通过 PIA 连在一起的，是一个被专用输入引脚、 I/O 引脚和宏单元输送的全局总线。每个一个 LAB 被输送到一下的信号中：从 PIA 中有 36个信号被用于普通逻辑输入全局控制被用于次级寄存器功能从 I/O 引脚到寄存器的输入路径直接被用于快速设置时间宏单元MAX 7000A 可编程逻辑器件数据手册MAX7000A中的宏单元可单独配置的顺序或组合逻辑操作。宏单元包括三个功能模块：逻辑阵列、 乘积项选择矩阵和可编程寄存器。 图 2显示了 MAX7000A宏单元。图 2 MAX7000A 的宏单元在逻辑阵列中实现了组合逻辑， 其中每个宏单元提供了五个乘积项。这些乘积项选择矩阵分配使用这些乘积项，既可以是主逻辑输入 （或和异或门） 来实现的组合功能，或作为次级输入宏单元的寄存器预置、时钟和时钟使能控制功能。两种扩展的乘积项（“扩展” ）补充宏单元的逻辑资源：可共享扩展，被反转，被反馈到逻辑阵列的乘积项并行扩展，这是借用相邻的宏单元的乘积项Al
