数字电路基础课件-总复习

《数字电路基础课件-总复习》由会员分享，可在线阅读，更多相关《数字电路基础课件-总复习（71页珍藏版）》请在金锄头文库上搜索。

1、总复习注：带*号标注的为重点和难点内容第1章 逻辑代数基础 1、数制与码制*1）数制：多位数码中每一位的构成方法以及从 低位到高位的进位规则称为数制。（例如有十进 制、二进制、八进制、十六进制）2）数制转换：二十转换：将二进制数中的每一位按权值相 加，就可以得到等值的十进制数。二十六转换：以小数点为中心，分别向左向 右每4位一组（缺项补零）并代之以等值的十六进 制数即可。第1章 逻辑代数基础 1、数制与码制*2）数制转换：二八转换：以小数点为中心，分别向左向右 每3位一组（缺项补零）并代之以等值的八进制数 即可。十二转换：将十进制数的整数部分，第1章 逻辑代数基础 1、数制与码制*2）数制转换

2、：八二转换：将八进制数的每一位用等值的3位 二进制数代替即可。十六二转换：将十六进制数的每一位用等值 的4位二进制数代替即可。十六十转换：每一位按权展开即可。十十六转换：先转换为二进制，再转换为十 六进制数即可。第1章 逻辑代数基础 1、数制与码制*3）码制：遵循一定的规则编制代码，这些代码 用来表示不同的事物。（例如有二进制代码、二 十进制代码即BCD码）第1章 逻辑代数基础 2、补码与反码*原码：将二进制数的最高位作为符号为，正数为 0，负数为1，其余各位表示数值。（正数）反码（正数）补码（正数）原码（负数）反码原码的数值位求反，符号位不变。（负数）补码（负数）反码1第1章 逻辑代数基础

3、3、逻辑代数中的三个基本定理代入定理：任何一个包含变量A的逻辑等式 中，若以另外一个逻辑式代入式中所有A的位置 ，则等式仍成立。反演定理：对于任何一个逻辑式Y，若将其 中所有的“”和所有的“”互换，将其中所有的“0” 和“1”互换，原变量和反变量互换，则得到的结果 就是Y。（注：不属于单个变量上的反号应保留 ；遵守先括号、然后乘、最后加的运算次序）第1章 逻辑代数基础 3、逻辑代数中的三个基本定理对偶定理：对于任何一个逻辑式Y，若将其 中所有的“”和所有的“”互换，将其中所有的“0” 和“1”互换，则得到的结果就是Y。（注：此定理可用来证明两个逻辑式相等的命题）第1章 逻辑代数基础 4、逻辑函

4、数的公式法化简*并项法：AB+AB=A；吸收法：A+AB=A；消项法：AB+AC+BC=AB+ACAB+AC+BCD=AB+AC；消因子法：A+AB=A+B；配项法：A+A=A；第1章 逻辑代数基础 5、卡诺图化简特点：按循环码的方式排列，几何位置上相 邻等价于逻辑上相邻。（上下，左右闭合）方法：将几何位置相邻的2n个最小项合并， 消去n个共同的因子。原则：能大则大，能少则少，重复有新，一 个不漏。第1章 逻辑代数基础 6、具有无关项的逻辑函数化简*定义：原则：有用当1，无用当0。第1章 逻辑代数基础 7、逻辑函数的两种标准形式*最小项之和（标准与或式）：最大项之积（标准或与式） ：第2章 门

5、电路 1、TTL逻辑门电路*悬空等价于接1接地等价于接0门与地之间接大电阻等价于接1门与地之间接小电阻等价于接0第2章 门电路 2、CMOS逻辑门电路*悬空不允许接地等价于接0门与地之间接大电阻等价于接0门与地之间接小电阻等价于接0第2章 门电路 3、OC门、三态门、传输门的功能*OC门：可以实现“线与”。三态门：若使能端EN为有效电平，三态门 与普通门电路一样；否则输出为高阻态，输入与 输出之间相当于断开。传输门：当互补的控制信号均为有效电平时 ，传输门导通；否则为高阻态，输入与输出之间 相当于断开。第3章 组合逻辑电路 1、组合逻辑电路的分析组合逻辑电路的分析通常采用代数法，一般按照 以下

6、步骤进行：1) 根据给定组合逻辑电路的逻辑图，从输入端开 始，逐级推导出输出端的逻辑函数表达式；2) 由输出函数表达式，列出它的真值表；3) 从逻辑函数表达式或真值表，概括出给定组合 逻辑电路的逻辑功能。第3章 组合逻辑电路 2、组合逻辑电路的设计逻辑功能 要求真值表逻辑函数 表达式化简变换逻辑图组合逻辑电路设计步骤第3章 组合逻辑电路 3、编码器编码就是在选定的一系列二进制数码中，赋 予每个二进制数码以某一固定含义。能完成编码 功能的电路称为编码器。根据编码的概念，编码器的输入端子数M和输 出端子数n应该满足关系式：M2n。编码器可分为：普通编码器和优先编码器【 能识别输入（请求编码）信号的

7、优先级别，并进 行编码的逻辑部件】（74LS148）编码器的扩展*（用两片8线-3线优先编码器扩 展成为16线-4线优先编码器）。第3章 组合逻辑电路 4、译码器译码是编码的逆过程，将输入的每个二进制 代码赋予的含义“翻译”过来，并给出相应的输出 信号。具有译码功能的逻辑部件称为译码器。根据译码的概念，译码器的输出端子数N和输 入端子数n之间应该满足关系式：N2n。1）二进制译码器：将n种输入的组合译成2n 种电路状态。也叫n2n线译码器。(74LS138)第3章 组合逻辑电路 4、译码器2）4线-10线译码器（二十进制译码器）： 将二十进制代码翻译成十进制数字信号的逻辑 电路称作二十进制译码

8、器。其译码器的输入是 BCD码，输出是与输入BCD码相应的十个高/低电 平输出信号。 (74LS42)3）显示译码器：其译码器的输入是BCD码， 输出是与输入BCD码相应的十进制数显示。第3章 组合逻辑电路 4、译码器用译码器设计组合逻辑函数的步骤：1）首先将被实现的函数变成以最小项表示的 与或表达式，并将被实现函数的变量接到译码 器的输入端。2）当译码器的输出为高电平有效时，选用或 门；当输出为低电平有效时，选用与非门。3）将译码器输出与逻辑函数F所具有的最小项 相对应的所有输出端连接到一个或门（或者是与 非门）的输入端，则或门（或者是与非门）的输 出就是被实现的逻辑函数。第3章 组合逻辑电

9、路 5、数据选择器*选择多个输入通道中的任意一路信号传送到 输出端，作为输出信号。（74LS153）特点：在某一时刻，N 个输入端中只允许有 个输入信号被选择作为输出信号；输入信号的 选择是通过数据选择端（地址端）的二进制代码 来进行的。显然，数据选择端子的数目n应该满足 N2n的关系。且输出表达式为：第3章 组合逻辑电路 5、数据选择器*用数据选择器实现组合逻辑函数的方法：1）当Kn时，逻辑函数的最小项数目与MUX数 据输入端的数目一致。这样可直接用MUX实现组 合逻辑函数。首先，将逻辑函数的输入变量按次 序接至MUX的选择变量端，于是逻辑函数的最小 项便与MUX的数据输入端一一对应了。如果

10、逻辑 函数包含某些最小项，便把与它们对应的MUX数 据输入端接1，否则接0。第3章 组合逻辑电路 5、数据选择器*用数据器实现组合逻辑函数的方法：2）当Kn时，应分离出多余(K-n个)的变量，将 其余下（n个）的变量和MUX的选通变量端一一 对应连接，而将分离出来的变量按一定的规则接 到MUX的数据输入端。3）当KB、AN的情况,1）串/并行进位法：低位计数一周，高位计一数 ；2）整体置零/置数法：首先将多片N进制计数器 接成一个大于M进制的计数器，然后在按照MN 的情况处理即可。第6章 脉冲波形的产生和整形 1、施密特触发器一、有两个稳定的工作状态； 二、输入信号电平由低变高的过程中，电路状

11、态转 换时对应的输入电平与输入信号电平由高变低的 过程中，电路状态转换时对应的输入电平不同； 三、电路状态转换时，通过电路内部正反馈过程使 得输出电压波形的边沿很陡。1 vOvI同相输出1vIvO反相输出第6章 脉冲波形的产生和整形 2、单稳态触发器单稳态触发器具有稳态和暂稳态两个不同的 工作状态。在外界触发脉冲作用下，能从稳态翻 转为暂稳态，维持一段时间后，电路又能自动地 翻转为稳态。暂稳态维持时间的长短取决于电路 本身的参数，与外界触发脉冲无关。 一、有稳态和暂稳态两个不同的工作状态； 二、收到外界触发脉冲，从稳态翻转到暂稳态，并 持续一段时间后自动返回稳态； 三、暂稳态持续时间只与电路本

12、身参数有关，与触 发脉冲无关。第6章 脉冲波形的产生和整形 2、单稳态触发器（74121）输输 入输输 出A1A2BvOvO0101 0101 001 1101 11 11 1 0 0稳态暂稳态第6章 脉冲波形的产生和整形 2、单稳态触发器（74121）vItOvOtOtWtWABCD第6章 脉冲波形的产生和整形 3、多谐振荡器多谐振荡器是一种自激振荡器，在接通电源 后，不需要外加触发信号，能自动地产生矩形脉 冲，由于矩形脉冲中含有丰富的高次谐波，故习 惯称为多谐振荡器。它是常用的矩形脉冲产生电 路。注：大于等于3的奇数个反相器首尾相连接成环形振 荡器，且振荡周期为：注：石英晶体多谐振荡器的振

13、荡频率取决于石英晶 体的固有谐振频率，而与外界电阻电容无关。第6章 脉冲波形的产生和整形 4、555定时器应用*48762153VCC5550.01FVI实现施密特触发器的特点：两个输 入端（2和6）连在一起作为输入， 且与地之间没有电容元件。正向阈值电压：反向阈值电压：回差：第6章 脉冲波形的产生和整形 4、555定时器应用*实现单稳态触发器的特点： 2端作为输入；7与R组成的 反相器输出和6连在一起，且 对地接电容。48762153VCCVORC555VI0.01FTDVO端输出的脉冲脉宽为：第6章 脉冲波形的产生和整形 4、555定时器应用*实现多谐振荡器的特点：2和 6接在一起，且没外

14、部输入； 7与R1组成的反相器输出经 R2C积分电路与2和6接在一 起。VO端输出的脉冲周期为：48762153VCCVOR1C555R20.01FTD占空比为：第7章 半导体存储器 1、半导体存储器的基本概念概念：把成千上万个存储单元按一定规则组合起 来，并辅以必要的控制电路，形成一个存储阵列 ，这就是半导体存储器。第7章 半导体存储器 2、存储器的容量* 字：若干个二进制存储单元构成一个字；字长：一个字所包含二进制数的位数称为字长。存储容量等于字数乘以字长第7章 半导体存储器 3、存储器的容量的扩展* 位扩展：每一片存储器中的字数够用而每个 字的位数不够用；字扩展：每一片存储器的数据位数够

15、用而字 数不够用；位和字同时扩展：每一片存储器中的字数以 及每个字的位数都不够用。第7章 半导体存储器 3、存储器的容量的扩展* 位扩展的方法：1）把多片位数相同的RAM芯片地址线共用2）读/写控制端，片选端共用3）每个RAM片的I/O端并行输出所需RAM的片数为：第7章 半导体存储器 3、存储器的容量的扩展* 字扩展的方法：1）把原地址线共用，I/O端共用2）读/写控制端共用3）根据需要增加适当的地址线控制片选端所需RAM的片数为：第7章 半导体存储器 3、存储器的容量的扩展* 位和字扩展的方法：1）先进行位扩展2）再进行字扩展 所需RAM的片数为：第7章 半导体存储器 4、用存储器实现组合

16、逻辑函数*方法：1）将与阵列地址端A0An当作逻辑函数 的输入变量，则可在地址译码器输出端（即字线 ）上产生全部最小项；2）或阵列的输出（位线）是将与之相连 字线上的信息相或以后作为输出的，因此在数据 输出端可获得有关最小项相或的表达式。结论：ROM有几个数据输出端，即可获得几个逻 辑函数的输出。 第8章 可编程逻辑器件 1、可编程逻辑器件结构分类与区别 器件名称与阵列或阵列输出结构PROM PLA PAL GAL固定 可编程 可编程 可编程可编程 可编程 固定 固定固定 固定 固定具有可编程的OLMC第9章 数模和模数转换 1、D/A转换器1、权电阻网络型：权值越高，与之电 阻阻值越小 2、倒T形电阻网络型3、权电流型4、具有双极性输出型第9章 数模和模数转换 2、D/A转换器的技术指标*转换精度通常用分辨率和转换误差来描述。该值越小，分辨率越高。一般用DAC的位数来衡