《第6章 微处理器》由会员分享，可在线阅读，更多相关《第6章 微处理器（114页珍藏版）》请在金锄头文库上搜索。
1、微机原理部分 第六章 INTEL 8086/88微处处理器 第七章 内存组组成、原理与接口 第八章 输输入/输输出(I/O)系统统 第九章 中断技术术 8086/88 CPU的内部结构 6.1 引脚及其功能 6.2 8086/88CPU子系统的基本配置 6.3 总线工作时序 附 微机系统总线第六章 INTEL 8086/88微处理器n教学重点n 最小模式下的基本引脚和总线形成n 最小模式下的总线时序8086/8088微处理器由Intel公司于1978年开发发（第三代CPU芯片），1981年被IBM公司 在IBM PC、PC/XT系列微机中全面采用，并将其技术术公开，使PC 机得到迅速发发展和普
2、及应应用。 40引脚双列直插式芯片，采用单单5V工作电电源，标标称工作频频率5MHZ （时钟时钟 周期T200ns），在PC机中实际实际 采用4.77MHZ（时钟时钟 周期T 210ns）。它们们有两种工作模式，提供20位地址线线，内存寻寻址能 力达1MB；对对端口寻寻址使用其中16位地址，端口寻寻址能力达64K。 8088的内部提供16位并行处处理能力，而对对外的数据线线只有8位，是 准16位CPU ，8086则则是全16位CPU。复习： 8086/88 CPU的内部结构 8086/8088微处理器的编程结构 编程结构：是指从程序员和使用者的角度 看到的结构，亦可称为功能结构。 从功能上来看
3、，8086CPU可分为两部分， 即总线接口单元BIU（Bus Interface Unit ）和执行单元EU（Execution Unit）。8086微处理器的结构图：总线 控制 电路EU 控制器 标 志暂存器通 用 寄 存 器ALU数据总线地址总线数据总线执行单元（EU）总线接口单元（BIU）（16位）（20位）（8 位）（16位）16位ALUS SD SE S I PC S内部寄存器B HB LA HA LD HD L S P B PC LC HD I S I8 0 8 6 总 线物理 地址 形成 逻辑21364 5AX BXDXCX 8086/8088微处处理器的组组成 总线总线 接口单
4、单元（BIU） 组组成：段寄存器(DS、CS、ES、SS)；16位指令指针针寄存器IP(指向下一条要取出的指令代码码)；20位地址加法器(用来产产生20位地址)；6字节节(8088为为4字节节)指令队队列缓缓冲器；总线总线 控制逻辑逻辑 。 功能：负责负责 从内存中取指令，送入指令队队列，实现实现 CPU与存储储器和 I/O接口之间间的数据传传送。执执行单单元（EU） 组组成： ALU(算术逻辑单术逻辑单 元)；通用寄存器(AX、BX、CX、DX)；专专用寄存器(BP、SP、SI、DI)；标标志寄存器(PSW)；EU控制系统统。 功能：负责负责 分析指令和执执行指令。BIU和EU的动动作协调协
5、调 原则则BIU和EU按以下流水线技术原则协调工作，共同完成所要求的任务： 每当8086的指令队列中有两个空字节，BIU就会自动把指令取到指令 队列中。其取指的顺序是按指令在程序中出现的前后顺序。 每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指 令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如 果必须访问存储器或者IO端口，那么EU就会请求BIU，进入总线周期 ，完成访问内存或者IO端口的操作；如果此时BIU正好处于空闲状态 ，会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中 ，则BIU将首先完成这个取指令的总线周期，然后再去响应EU发出的访 问
6、总线的请求。 当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态 。 在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发 生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指 令队列装入转向的另一程序段中的指令代码。8088的指令执行过程演示：6.1 引脚及其功能图6.1 8086/88引脚图 外部特性表现在其引脚信号上，学习时 请特别关注以下几个方面： 引脚的功能 信号的流向 有效电平 三态能力信号从芯片向外输出 ，还是从外部输入芯 片，或者是双向的起作用的逻辑电平 高、低电平有效 上升、下降边沿有效输出正常的低电平、 高电平外，还可以输 出高阻的第三态指
7、引脚信号的定义、 作用；通常采用英文 单词或其缩写表示8086/8088的两种工作模式（组态） 两种工作模式构成两种不同规模的应用系统 最小工作模式 构成小规模的应用系统 8086/8本身提供所有的系统总线信号 最大工作模式 构成较大规模的应用系统，例如可以接入数值协处理 器8087 8086/8和总线控制器8288共同形成系统总线信号 两种工作模式利用MN/MX引脚区别 MN/MX接高电平为最小工作模式 MN/MX接低电平为最大工作模式 两种工作模式下的内部操作并没有区别但部 分外部引脚功能不同 IBM PC/XT采用最大工作模式 讲授以最小工作模式展开基本原理，对比的学习 最大工作模式。通
8、常在信号名称加 上划线（如：MX）或星号（如：MX*） 表示低电平有效6.1.1 8086/8CPU最小工作模式下的引脚 8086的引脚图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 2040 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVcc(+5V) AD15 A16/S3 A17/S4 A18/S5 A1
9、9/S68 0 8 6最小工作模式的引脚信号1. 数据和地址引脚 2. 读写控制引脚 3. 中断请求和响应引脚 4. 总线请求和响应引脚 5. 其它引脚1. 数据和地址引脚AD7AD0（Address/Data） 地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中， 这些引脚在第一个时钟周期输出存储器或 I/O端口的低8位地址A7A0 其他时间用于传送8位数据D7D0 什么是分时复用？ 分时复用就是一个引脚在不同的时刻具有 两个甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线 复用方法
10、1. 数据和地址引脚（续1）AD15AD8（Address） 中间8位地址/数据分时复用引脚，双向、 三态 这些引脚在访问存储器或外设时，提供全 部20位地址中的中间8位地址A15A8 其他时间用于传送8位数据D15D8 (8088 无此功能，只提供地址输出)1. 数据和地址引脚（续2）A19/S6A16/S3（Address/Status） 地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期 输出高4位地址A19A16 在访问外设的第一个时钟周期全部输出低 电平无效 其他时间输出状态信号S6S3S6为为0表示8086CPU占用总线总线S5输输出IF的状态态（1能响应应，
11、0不能）S4 S3指明CPU正在使用的段寄存器S S4 4S S3 3状态状态0 00 0当前正在使用当前正在使用ESES0 01 1当前正在使用当前正在使用SSSS1 10 0当前正在使用当前正在使用CSCS，或未用任何段寄存器，或未用任何段寄存器1 11 1当前正在使用当前正在使用DSDSS S4 4、S S3 3的代码组合和对应的状态的代码组合和对应的状态2. 读写控制引脚ALE（Address Latch Enable） 地址锁存允许，输出、三态、高电平有效 ALE引脚高有效时，表示复用引脚：AD7 AD0和A19/S6A16/S3正在传送地址信 息 由于地址信息在这些复用引脚上出现的
12、时 间很短暂，所以系统可以利用ALE引脚( 下降沿)将地址锁存起来A19A16A19/S6A16/S3A15A8BHE/S7A7A08086MN/MX+5VALEAD15 AD8AD7 AD0BHE系 统 地 址 总 线D0 Q0D7 Q7 G OED0 Q0D7 Q7 G OED0 Q0D7 Q7 G OE74LS37374LS37374LS373微处理器级总线地址 总线 形成2. 读写控制引脚（续1）M / IO（Memory / Input and Output） 存储器或I/O访问，输出、三态 该引脚输出低电平时，表示CPU将访问I/O 端口，这时地址总线A15A0提供16位I/O 口
13、地址 该引脚输出高电平时，表示CPU将访问存 储器，这时地址总线A19A0提供20位存 储器地址 8088改为 IO / M2. 读写控制引脚（续2）WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器 或I/O端口 RD（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端 口读入数据 2. 读写控制引脚（续3） M / IO 、WR和RD是最基本的控制信号 组合后，控制4种基本的总线周期总线周期M / IOWRRD存储器读高高低 存储器写高低高 I/O读低高低 I/O写低低高2. 读写控制引脚（续4）READY 存储器或
14、I/O端口就绪，输入、高电平有效 在总线操作周期中，8086 CPU会在第3个时钟 周期的前沿测试该引脚 如果测到高有效，CPU直接进入第4个时钟周期 如果测到无效，CPU将插入等待周期Tw CPU在等待周期中仍然要监测READY信号，有 效则进入第4个时钟周期，否则继续插入等待周 期Tw。 2. 读写控制引脚（续5）DEN（Data Enable） 数据允许，输出、三态、低电平有效 有效时，表示当前数据总线上正在传送数据， 可利用他来控制对数据总线的驱动 DT/R（Data Transmit/Receive） 数据发送/接收，输出、三态 该信号表明当前总线上数据的流向 高电平时数据自CPU输
15、出（发送） 低电平时数据输入CPU（接收） D15D8DT/RD7D08086MN/MX+5VDENAD15 AD8AD7 AD0系 统 数据 总 线74LS24574LS245微处理器级总线A0 B0A7 B7E DIRA0 B0A7 B7E DIR 数据 总线 形成BHE/S7 （Byte High Enable/Status） 高8位数据允许/状态复用引脚，输出，三态 分时输出有效信号，在第一个时钟周期输出控制 是否进行高位字节数据（D8D15）传送，它与 地址总线的A0组合控制数据操作的宽度和类型（ 16位或高8位、低8位）。 其他时间输出S7 状态信号，但S7 未定义任何实际 意义。2. 读写控制引脚（续6）BHE和A0的功能操 作BHE A0使用的数据引脚读或写偶地址的一个字 0 0AD15 AD0读或写偶地址的一个字节 1 0AD7 AD0读或写奇地址的一个字节 0 1AD15 AD8读或写奇地址的一个字0 11 0AD15 AD8（第一个总线周期放低位数据字节） AD7 AD0（第二个总线周期放高位数据字节）2. 读写控制引脚（续6）8088
