《测试程序最优化》由会员分享，可在线阅读，更多相关《测试程序最优化（7页珍藏版）》请在金锄头文库上搜索。
1、Agilent Medalist i3070 测试程序最优化肖巍 中国区ICT应用工程师 安捷伦科技有限公司为什么测试时间会增加呢?测试时间的增加主要来自以下几个原因:1. 测试程序是通过IPG产生出来的，但是没有针对特别的产线上的板子 做程序优化。2. 当在第一次测试程序调试的时候增加了测试选项。3. 在产线测试的时候增加了测试选项。4. 错误的打乱模拟测试的顺序。5. 错误的上电顺序。6. 使用默认的矢量循环时间来进行数字零件测试。7. 在上电测试过程中过度的等待。8. 随意的使用“safeguard cool”命令。9. 太复杂的测试。10.随意的在 testplan中使用等待命令。11
2、.不合逻辑的使用 GP-Relay。12.匮乏的 i3070系统硬件。本应用指南考察了导致Medalist i3070在线测试系统上测试时间提高的某些应素， 以及用户可以采用在Medalist i3070ICT 上缩短系统测试时间，提高吞吐量的方法。一步一步的手动优化Medalist i3070 测试程序:Medalist i3070 软件具有协助工程师优化测试程试的工具。Example:report netlist, common devices!*threshold15!settling delay 50.00ushort “SMVREFCAP” to “SMVREFSOURCE”shor
3、t “UNNAMED_44_CAP_I136_A” to “FE0_RX-”!J4short “UNNAMED_44_CAP_I136_A” to “FE0_RX+”!J4short “UNNAMED_44_CAP_I135_A” to “FE0_TX-”!J4short “UNNAMED_44_CAP_I135_A” to “FE0_TX+”!J4short “V2P5_DCAP4” to “V_2P5”!u27short “H_GTLREF_MCH” to “H_GTLREF_MCH_A7”!u13. .report phantomsthreshold1000!settling delay
4、 6.165mnodes “FAN_FB1”!settling delay 55.00unodes “UNNAMED_56_CAP_I163_B”nodes “PSU_TEMP”. .settling delay 1mnodes “UNNAMED_46_LTC4210_I46_SENSE”nodes “UNNAMED_41_CAP_I65_B”nodes “UNNAMED_39_CAP_I155_B”nodes “UNNAMED_16_ICS952601_I182_P33V”nodes “UNNAMED_16_CAP_I161_A”nodes “VCC3.3_CLK”nodes “P3_3V”
5、nodes “V_1P25MEMVTT_B”. .实际案例: 采用默认的 settlingdelay的短路测试时间为: 5.563秒。经过优化 settling delay 后的短路测试时间为2.094 秒。1. Pins 测试Pins 测试是用来确认夹具和印刷线路板之间的接触是否良好的测试。在“testplan”中的语法:1) Pins 测试被设置成一个旗标并被归纳到“Set_Custom_Options”的子程序中。2) 在“Set_Custom_Options”的子程序中找到 “Chek_Point_Mode”的旗标。他能够被设置为 OFF，PRETEST orFAILURES。 (例如
6、:Chek_Point_Mode = Failures)OFF - 在整个测试中不使用Pins 测试。PRETEST - 在每块板子测试前使用Pins 测试。FAILURES - 仅仅在有错误被检测到的时候才运行Pins测试。最佳设定: 仅仅在有错误被检测到的时候才运行 Pins 测试 (Chek_Point_Mode = Failures)。这是默认的方式。2. Shorts 测试一个非常重要的选项: settlingdelay. Settling delay 默认的设定时间是50.00u。这就意味着每个节点的测试将要被延时 50微秒。最佳设定: 试着在调试阶段先将settling dela
7、y设定为“0”或者将所有的settling delay全部注释掉。然后根据实际的情形设置足够的settling delay 时间。2第二个等待是在电压源被关闭后遭遇到的。这将允许活性器件在测试线路中将累计到的电压释放出去。使用wa选项，总共有两次等待时间加到测试中去。dwa: 当元件稳定时等待一个特别的时间 (X seconds)。 这不同于wa的等待，他仅仅只是在测试前等待。dwa是一个侦测等待!3. Quick报告Quick Report 评估一个板子，识别哪些区域能够被减少测试时间并给出最大生产吞吐量的建议策略。你能根据这些信息去决定怎样调节你的测试、testplan和系统资源来减少测试
8、时间并提高生产吞吐量。Quick Report 能够在PushButtonDebug的宏或在BT-Basic窗口中生产。Quick report将产生“throughput.summary” “throughput.details” ，并放在该板子的目录夹下。4. 模拟选项一些模拟测试选项能够增加测试稳定度，但是同时也增加测试时间。1) Wait options - wa, dwa.2) 6-wires test - sa, sb, sl, en.3) Line noise rejection - ed.没有时间损失的选项-am, ar, fr,of, ico, op, pf, pm, re,
9、 sm, wb等待选项:wa: 为允许活性元件测试稳定等待一个特别的时间 (X seconds)。 wa是模拟激励源的等待!第一个等待是每个电压源被改变的时候执行的。在信号应用后一个等待是被强制执行的。3DC Source Voltage测试时间AC Source Voltage测试时间1 test 500 us/test500 s2 tests 500 us/test1.0 ms8 tests 500 us/test = 4 ms12 tests 500 us/test = 6 msAdding only “en”, and no other options.Measuring VS, VI
10、, VRE and VMOA Measuring VS, VI, VRE and VMOA4 msfor the Imaginary signals6 mswith specified source applied and with(+90 and -90) and for the Real signal.) source set at 0 volts.Integration time for adding “ed”20msIntegration time for adding “ed”20 ms(with no other options(with no other options).Add
11、ing en test:160msAdding en test:240 ms8 en tests 20 ms12 en tests 20 msAdding ed, en:Adding ed, en:Waiting time to apply signal = 10 ms180 msWaiting time to apply signal = 10 ms260 ms8 en tests 20 ms each = 160 ms12 en tests 20ms each = 240 msWaiting time for signal removal = 10 msWaiting time for s
12、ignal removal = 10 ms如果存在remote sensing或scanner sensing，你可以尝试去关掉他们。如果存在“fr128”选项，请改为“fr1024”并去掉“ed”选项。如果存在“en”选项，请移除掉。如果存在“wa”或“dwa”选项，请减少等待时间甚至移除掉。7.0版本的新功能 - 自动优化器 (AutoOptimizer):如果i3070的软件版本是7.0或更高，你可以使用一个使用一个新的工具来对模拟测试进行优化 - 自动优化器 (AutoOptimizer)。注意: 使用自动优化器必须要有Control XTP卡。因此，使用en选项的元件测试比不带en选
13、项的相同的测试要带来更长的测试时间。但是测试的结果可能会更稳定或更精确。Line noise rejection:ed: 线路噪音抑制被使用到整合一个线性周期的量测。这个结果是为了一个更稳定的量测，当线性噪音导致不稳定时。默认量测整合时间是500 us。如果ed被使用了，则50 Hz的系统整合时间被提升为 20 ms (60 Hz系统为 17.5 ms)。怎样减少额外的测试选项:最佳的方法是去掉额外的测试选项，使用更多的保护点来确保模拟测试的稳定。6-Wires 测试 以下是 6-Wires测试的要点:sa: 感应应用到待测元件上的源电压。sb: 感应侦测电压。sl: 感应保护点。en: 增强
14、选项的结果导致元件的多重测量和线路量测。实际电压输出的电压源 (VS) 被量测。在 MOA 中的输入电压(VI)被量测。穿过参考元件的电压差被量测。最后，VMOA被量测。Table 1: 额外的测试选项会增添测试时间。4注意i3070有标准的6 MHz系统、 高级的12 MHz系统和高精密度的20 MHz系统。20 MHz系统的范围是 50 nanoseconds 到1.59 ms。12 MHz系统的范围是 80 nanoseconds 到1.59 ms。6 MHz系统的范围是 160 nanoseconds 到1.59 ms。5. 上电次序1) 在待测板不考虑上电次序时，使用“optimiz
15、e”选项来并行上电。这是在IPG产生testplan时默认的方法。2) 避免“wait”选项的使用或减少等待的时间。6. 数字测试的优化优化矢量循环时间数字测试时间是基于每个矢量的时间。因此，减少“vector cycle”能够节省数字器件的测试时间。有时候一些数字测试没有定义“vector cycle”和“receivedelay” 。这时i3070系统将使用默认的矢量时间 -500ns。额外的时间让你不得不使用 “safeguard cool”命令。什么是“safeguard cool”?他应用于在测试之间的一个冷却延时。为保证安全的原因，没有数字测试被阻止运行 (被抑制)， 但是会被强制
16、冷却延时。无论如何，这是本质上的忽略任何Safeguard抑制保护。不要将“safeguard cool”使用到每个零件测试上!“complie digital/IC_Name”; list需要增加“safeguard cool” ，哪些不需要。Boundary scan和Silicon Nails测试将会耗损很多的测试时间。如果一个Boundary scan 测试有80000 矢量，并且使用默认的vector cycle设定，则测试时间是40.0 milliseconds。如果是一台6 MHz的i3070系统，将“vectorcycle”减少到160n，则测试时间是12.8 milliseconds。图3: 这个数字器件的测试被safeguard抑制了，因为他的上游器件 不是一个数字器件。如果要忽略上游的模拟器件，可以使用 “safeguard digital”来进行测试。注意: 请小心如果一个
