《基于嵌入式微处理器s3c44b0x的温度采集系统设计报告毕业设计(doc毕业设计论文)》由会员分享，可在线阅读，更多相关《基于嵌入式微处理器s3c44b0x的温度采集系统设计报告毕业设计(doc毕业设计论文)（15页珍藏版）》请在金锄头文库上搜索。
1、湖南科技大学信息与 电气工程学院基于嵌入式微处理器 S3C44B0X 的温 度采集系统 设设计计报报告告专 业： 电子信息工程 科技大学信息与电气工程学院第 1 页绪绪论论嵌入式系统是以应用为中心，以计算机技术为基础，且软硬件皆可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。它一般由以下几部分组成：嵌入式微处理器、外围硬件设备、嵌入式操作系统。嵌入式系统是面向用户、面向产品、面向应用的，它必须与具体应用相结合才会具有生命力、才更具有优势。因此嵌入式系统是与应用紧密结合的，它具有很强的专用性，必须结合实际系统需求进行合理的裁减利用。嵌入式系统是将先进的计算机技术、
2、半导体技术和电子技术和各个行业的具体应用相结合后的产物，这一点就决定了它必然是一个技术密集、资金密集、高度分散、不断创新的知识集成系统。嵌入式系统必须根据应用需求对软硬件进行裁剪，满足应用系统的功能、可靠性、成本、体积等要求。所以，如果能建立相对通用的软硬件基础，然后在其上开发出适应各种需要的系统，是一个比较好的发展模式。目前的嵌入式系统的核心往往是一个只有几 K 到几十 K 微内核，需要根据实际的使用进行功能扩展或者裁减，但是由于微内核的存在，使得这种扩展能够非常顺利的进行。数据采集(DAQ)，是指从传感器和其它待测设备等模拟和数字被测单元中自动采集非电量或者电量信号，送到上位机中进行分析和
3、处理。数据采集系统是结合基于计算机或者其他专用测试平台的测量软硬件产品来实现灵活的、用户自定义的测量系统。被采集数据是已被转换为电讯号的各种物理量，如温度、水位、风速、压力等，可以是模拟量，也可以是数字量。采集一般是采样方式，即隔一定时间（称采样周期）对同一点数据重复采集。采集的数据大多是瞬时值，也可是某段时间内的一个特征值。准确的数据量测是数据采集的基础。数据量测方法有接触式和非接触式，检测元件多种多样。不论哪种方法和元件，均以不影响被测对象状态和测量环境为前提，以保证数据的正确性。传统的温度采集系统由于存在响应慢、精度低、可靠性差、效率低、操作繁琐等弊端，已经不能完全适应现代化工业的高速发
4、展。随着嵌入式技术的迅猛发展，设计高速度、高效率、低成本、高可靠性、操作方便的温度采集系统成为当务之急。基于 ARM 的温度采集系统就成为了解决传统温度采集系统各种弊端的优先选择方案。科技大学信息与电气工程学院第 2 页在本系统的设计过程中，根据嵌入式系统的基本设计思想，系统采用了模块化的设计方法，并且根据系统的功能要求和技术指标，系统遵循自上而下、由大到小、由粗到细的设计思想，按照系统的功能层次，在设计中把硬件和软件分成若干功能模块分别设计和调试，然后全部连接起来统调。课课程程设设计计内内容容一、设计目的一、设计目的1、注重培养综合运用所学知识、独立分析和解决实际问题的能力，培养创新意识和创
5、新能力，并获得科学研究的基础训练。2、了解所选择的 ARM 芯片各个引脚功能，工作方式，计数/定时，I/O 口，中断等的相关原理，并巩固学习嵌入式的相关内容知识。3、通过软硬件设计实现利用 ARM 芯片对周围环境温度信号的采集及显示。二二、设设计计要要求求1、查阅相关文献资料，熟悉所选 ARM 芯片及温度传感器。2、总体设计方案规划。3、系统硬件设计，熟悉 AD 转换原理及过程，温度传感器与 ARM 芯片的硬件接口实现及温度显示。4、系统软件设计，包括温度的 AD 转换及显示的软件实现，用 C 语言编程。三三、设设计计方方案案本设计是基于嵌入式技术作为主处理器的温度采集系统，利用 S3C44B
6、0x ARM 微处理器作为主控 CPU，辅以单独的数据采集模块采集数据（温度采集模块电路采用 AT89S52 单片机作为模块的协控制器），实现了智能化的温度数据采集、传输、处理与显示等功能，并讨论了如何提高系统的速度、可靠性和可扩展性。并解决了传统的数据采集系统由于存在响应慢、精度低、可靠性差、效率低、操作繁琐等弊端，能够完全适应现代化工业的高速发展。1、硬硬件件设设计计部部分分1.1 S3C44B0x ARM 微处理器简介：微处理器简介：科技大学信息与电气工程学院第 3 页嵌入式微处理器 S3C44B0X 中集成了 ARM 公司的 ARM7TDMI 核，这个核也称为 CPU 单元，此外还集成
7、了边界扫描控制器等多个功能模块（也称模块、单元）。S3C44B0X 中有 2 条总线，即系统总线和外设总线。通过系统总线，将 CPU 单元、电源管理模块（含时钟发生器）、存储器控制器、LCD 控制器、中断控制器和 2 通道 ZDMA 连接在一起。总线仲裁器对系统总线上的总线请求进行仲裁。通过外设总线，将 AD 转换器、看门狗定时器、RTC、通用 IO控制器（GPIO）、IIC 总线控制器、IIS 总线控制器、UART、SIO、PWM 等连接在一起。系统总线与外设总线通过系统总线桥与仲裁2 通道 BDMA 连接在一起。S3C44B0X 的 160 个引脚中，有 71 个引脚可以通过编程的方法，定
8、义为多功能输入输出引脚。这 71 个引脚被分成 A、B、C、D、E、F 和 G 端口。例如，端口 A 可以定义为输出端口，或定义为地址总线 ADDR24ADDR16 和ADDR0。在 Reset 后，默认值是地址总线 ADDR24ADDR16 和 ADDR0，之后可以重新定义端口 A 的功能。除这 71 个引脚外，其余引脚功能是单一的。S3C44B0X 微处理器中含有 ARM7TDMI 核，使用的指令系统就是 ARM7TDMI的指令系统。ARM7TDMI 有 2 种指令集：32 位的 ARM 指令集和 16 位的Thumb 指令集。ARM 指令集的主要特点有：所有的指令都是 32 位定长，便于
9、译码和流水线实现，并且在内存中以 4 字节边界地址对齐保存；只有 LOAD-STORE 类型的指令才可以访问内存；所有的指令都可以条件执行；使用了桶型（barrel）移位器，可以在一个指令周期内完成移位操作和 ALU（算术逻辑）操作。片上集成的主要功能如下：*2.5V ARM7TDMI 内核，带有 8K Cache（SAMBA II 总线体系结构，主频高至 66MHZ）;*外部存储器控制器（FP/EDO/SDRAM 控制器，片选逻辑）：*LCD 控制器（最大支持 256 色 DSTN）,并带有 1 通道 LCD 专用 DMA：*2 通道通用 DMA,2 通道外设 DMA 并具有外部请求引脚;*
10、2 通道 UART 带有握手协议（支持 IRDA1.0,具有 16-byte FIFO）/1 通道SIO;*1 通道多主 IIC-BUS 控制器；科技大学信息与电气工程学院第 4 页*1 通道 IIS-BUS 控制器；*5 个 PWM 定时器和 1 个内部定时器；*看门狗定时器；*71 个通用 I/O 口/8 通道外部中断源*功耗控制：具有正常，低速，空闲和停止模式；*8 通道 10 位 ADC;*具有日历功能的 RTC;*带 PLL 的片上时钟发生器.体系结构：*集成了手持设备和通用嵌入式系统应用的解决方案：*13/32 位 RISC 体系结构和 ARM7TDMI 处理器内核强大的指令体系；
11、*Thumb 代码压缩机，最大化代码密度同时保持了 32 位指令的性能；*基于 JTAG 的片上集成 ICE 调试支持解决方案；*32*8 位硬件乘法器；*实现低功耗 SAMBAII 的新型总线结构；系统存储管理：*支持大/小端模式（通过外部用脚来选择） ；*地址空间：每 bank 位 32M 字节（共 256M 字节） ；*支持每 bank 可编程的 5.16/32 位数据总线宽度；*7 个 bank 具有固定的 bank 起始地址和可编程的 bank 大小；*1 个 bank 具有可编程的 bank 起始地址和 bank 大小；*8 个存储器 bank；-6 个 ROM,SRAM 存储器
12、bank；-2 个 ROM/SRAM/DRAM(快速页面，EDO 和同步 DRAM);*所有的存储器 bank 具有可编程的访问周期；*支持外部等待信号延长总线周期；*支持掉电时 DRAM/SDRAM 的自刷新模式；*支持对称和非对称地址的 DRAM.1.2、AT89S52 单片机简介单片机简介科技大学信息与电气工程学院第 5 页AT89S52是一种低功耗、高性能CMOS8位微控制器，具有8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵
13、巧的8 位CPU 和在系统可编程Flash，使得AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。AT89S52具有以下标准功能：8k字节Flash，256字节RAM，32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。常用I/O口具体介绍如下
14、：（1）P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。在 flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。（2）P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流
15、（IIL） 。此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX） ，具体如下表所示。在flash编程和校验时，P1口接收低8位地址字节。引脚号 第二功能P1.0 T2 （定时器/计数器T2的外部计数输入） ，时钟输出P1.1 T2EX （定时器/计数器T2的捕捉/重载触发信号和方向控制）P1.5 MOSI （在系统编程用）P1.6 MISO （在系统编程用）P1.7 SCK （在系统编程用）（3）P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 科技大学信息与电气工程学院第 6
16、页个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL） 。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用8位地址（如MOVX RI）访问外部数据存储器时，P2口输出P2锁存器的内容。在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。（4）P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL） 。P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。在flash编程和校验时，P3口也接收一些控制信号。1.3 设计思路设计思路本设计的基
