《关于改善功率MOSFET器件的UIS测试能力的方法研究》由会员分享，可在线阅读，更多相关《关于改善功率MOSFET器件的UIS测试能力的方法研究（41页珍藏版）》请在金锄头文库上搜索。
1、上海交通大学硕士学位论文关于改善功率MOSFET器件的UIS测试能力的方法研究姓名：顾晓健申请学位级别：硕士专业：软件工程指导教师：施国勇;黄臻20080908上海交通大学上海交通大学 学位论文原创性声明学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名：顾晓健顾晓健 日期：2008 年 12 月 28 日 上海交通大学上海交通大学
2、学位论文版权使用授权书学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密保密，在 年解密后适用本授权书。 本学位论文属于 不保密不保密。 （请在以上方框内打“”） 学位论文作者签名：顾晓健顾晓健 指导教师签名：施国勇施国勇 日期：2008 年 12 月 28 日 日期：2008 年 12 月 28 日 关于改善功率 MOSFET 器件的 UIS 测
3、试能力的方法研究 摘 要 本文首先介绍了功率MOS管的UIS （unclamped inductive switching） 测试原理及重要性，通过某公司的实际的案例，解释 UIS 和产品质量之 间相互关系，挖掘影响 UIS 能力的因素，并通过实际案例解释改善功率 MOSFET 器件的三种方法，即改善 contact 工艺，减小 RB，改变设计。 实际案例中的两种 MOSFET 器件 A，B 应用了这三种方法的组合，使 功率 MOSFET 的 UIS 能力和测试合格率有了非常大的提升。 关键词：POWER MOSFET，UIS/UIL，导通电阻(RDSON)，EAS 上海交通大学 工程硕士论文
4、 2A RESEARCH ON THE METHODS TO IMPROVE THE UIS CAPACITY FOR POWER MOSFET TESTING ABSTRACT The testing principle and the importance of MOSFET UIS (Unclamped Inductive Switching) are introduced in this article. Through the actual case study of a company, the relationship between UIS performance and th
5、e product quality is explained. The factors that impact the UIS performance are analyzed in details. Three methods to improve the UIS performance are introduced in the thesis, by improvement in contact process, reduction of Rb and changing the device design. The UIS capability and the test yield of
6、2 actual devices are successfully improved by the combination of those approaches. KEY WORDS: MOSFET, UIS/UIL, RDSON, EAS 上海交通大学 工程硕士论文 41 引言 我所在的设计公司致力于功率 MOS 器件的开发和生产及应用领域， MOSFET 以其高开关速度，低开关损耗，低驱动损耗等特点而在各种功率变换，特别是在高频功率变换中扮演着主要角色。功率 MOS 器件的应用非常广泛，我们日常所知的许多的电子产品中均有其应用。例如：手机，电脑，液晶电视，充电器，玩具，电动自行车，电话，
7、电源，各类仪器仪表等等。功率 MOS 器件随着半导体技术的发展，其 MOS单元的尺寸也越来越小，在相同面积中集成的单元越来越多，器件的电流密度也越来越大，我公司在开发和实际应用中经常遇到功率 MOS 器件由于无法承受太大的电流而被击穿，特别是在开关的瞬间被击穿的概率最大。 一般来说，所有的半导体器件都存在一个最大的反向电压，在功率 MOSFET 器件中我们用 BVDSS 来表示。当器件工作在这个极限电压时会导致在反转的 PN 结上的大电场出现。这个电场会产生大量的电子-空穴对并会倍数的增长导致电流的增加。这个反向电流会通过 MOS 管并导致功率的浪费，引起温度的上升甚至于永久破坏器件1。为了避
8、免 MOSFET 产品在实际工作状态中达到这个电压，我们引入UIS/UIL 来测试器件，避免器件在实际工作中失效。 针对这种情况，很多公司和专家都对此原理进行了很多的研究以了解和解决这种失效。Duncan A. Grant 和 John Gowar 的 Power MOSFET theory and Application书中，就有对电感负载开关的原理和应用进行了很多研究，D.L. Blackburn 对此问题发表了 2 篇文章来论述 MOS 器件失效的机制，测试公式和解决办法。Rodney R. Stoltenburg 也对如何提高 UIS 电流的能力发表了类似的文章。与此相关的，各家知名的
9、功率 MOS 器件制造公司也有其相关的文章和介绍。同时他们都已引入了 UIS测试来筛选不合格的产品。例如：世界功率管理技术领袖国际整流器公司（International Rectifier，简称 IR）及英飞凌科技公司，Vishay 公司，快捷半导体公司等均已把 UIS 测试加入到其功率 MOSFET 的测试中。他们的研究对产品的UIS 能力的提升有非常大的帮助，例如，IR 在它的 application notes 中提到 Rb的值和 UIS 之间的关系及 contact 和 UIS 的关系都对我的实践有非常大的作用。 本课题首先介绍 UIS 的机理，通过应用，原理及公式的介绍来解释 UIS
10、 的重要上海交通大学 工程硕士论文 5性。 然后进一步讨论 UIS 的失效的影响， 如何测试 UIS 能力来筛选出不合格的产品。之后介绍提升 UIS 能力的一些方法，如改善 contact，减小 Rb 及改变设计等。最后通过 2 个实际的案例来证明这些方法的可行性。 本课题着重于改善功率 MOSFET 器件的 UIS 测试能力，通过已有的理论并结合实际的经验来提升产品的 UIS 能力，以 2 种不同的实际案例来阐述 UIS 能力提升的方法。此课题的重要性在于：首先我们通过案例了解了 UIS 的实际失效机理，验证了以前许多学者的理论，肯定了这些学者和专家的研究成果。其次，通过使用不同的方法来提升
11、 UIS 也证明了实际解决 UIS 能力提升的可行性方法。最后也可以和大家一起分享这些实际的经验。在实际的应用中，由于我们提高了器件的 UIS 的能力，这样使器件能够承受更大的电流，使实际的产品的性能有了非常大的提升。这对于实际的产品来说，在没有牺牲其他参数的条件下能够提升 UIS 的能力是非常重要的。 本文第二章开始介绍 UIS 的基本机理和 UIS 能力在实际产品中的应用。解释了UIS 的工作机理和这个参数的重要性， 通过实际应用中产生的问题， 使我们了解 UIS问题的产生原因，不但芯片设计制造过程可以造成 UIS 不良，在组装过程中也可能影响 UIS 的能力。测试 UIS 的能力由于测试
12、机器的不同，我们也可以分为两种，我在文中引入了 multi-pulse UIS 的测试理念，这和有些文章中的重复性测试理念是一致的。 本文的第三章着重解释了提升 UIS 能力的几种方法和测试 UIS 能力的方法。提升 UIS 的能力我分为改善 contact 工艺，减小 RB，改变设计这三种，分别介绍了这几种工艺的原理和各自的优缺点。 本文的第四章通过实际的两个案例来阐述如何根据实际产品的问题，使用不同的方法来改善产品的 UIS 能力。其中的 A 器件我使用了改变 trench CD 的参数，而B 器件则是改变了 design 和使用不同的 epi 来满足 UIS 和 RDSON 及 BVDS
13、S 的要求。 最后总结中希望通过本文的抛砖引玉，和大家一起分享经验，希望大家能够集思广益，能够在 UIS 能力提升方面有更多的方式方法。 上海交通大学 工程硕士论文 62 UIS 工作机理及其在功率 MOS 器件中的应用 2.1 UIS 的工作机理 2.1.1 UIS 的基本原理 当器件处于开启状态时 （如 N-channel MOSFET 器件， 正向电压超过开启电压）source 区的电子通过 body 的表面（沟道）流向 drain 区，所形成的电流为 drain 到source 的电流。如图 2.1 所示 图 2.1 MOSFET 器件的 UIS 测试等效电路 如果这个负载为电感型的负
14、载，电流的增加为线性的，电流的大小取决于所加电压的大小。此时关闭器件，Gate 上的电压将变成 0 或者是负电压，这样原来产生的沟道将消失。在沟道消失的时候，电流也将开始减少。电感负载将起到增加 drain电压的作用以保持 drain 上的电流。当 drain 电压增加时，drain 电流将被分成 2 部分， 沟道电流和 drain-body 二极管上的转移电流。 这个转移电流是和 dVDS/dt （VDS随时间上升的比率）是成比例的。dVDS/dt 与 gate 的放电速度和 drain-body 耗尽区的充电速度相关。当 drain 电压增加且无法被夹断时，器件将进入雪崩区，此时的drai
15、n-body 二极管将产生电流载流子。 在这种情况下， 所有的 drain 电流 （雪崩电流）将通过 drain-body 二极管并且受控于电感负载。如果这个流向 body 区的电流够大，上海交通大学 工程硕士论文 7它将导通寄生晶体管并导致器件永久失效。1 图 2.2 单脉冲 UIS 电路输出的等效波形 图 2.2 中所示的 drain 电流 ID 随电感大小，VDD 大小和 gate 脉冲宽度的变化而变化。雪崩区的阴影部分表示耗散功率 EAS， EAS 和 TAV 可以用以下公式表示。 DDDSSDSS ASLASVBVBVILE=2 21(2.1) DSSASL AVBVILT= (2.
16、2) 注：此图中和公式中的 BVDSS 约等于 1.3 倍正常情况下的 BVDSS。 不仅流经器件的能量是决定 UIS 能力的参数，电流和结温也是决定 UIS 能力的两个参数，起始电流过大或者结温过高时也会决定器件的 UIS 能力2。器件的结温和UIS 的最大电流能力呈线性递减关系，器件失效的结温一般在 400 度到 450 度之间3。 下面的图为器件在通过 UIS 测试时， 通过 UIS 测试及 UIS 测试失效器件的电流的流向和分布情况的模拟示意图。 2.1.2 UIS 电流的模拟示意图 图 2.3 为半个 NPN MOSFET 单元的示意图，包括了 Src（source 区） ，Gate 区，P 型 b
