高速模数换器与的接口设计滕红丽

《高速模数换器与的接口设计滕红丽》由会员分享，可在线阅读，更多相关《高速模数换器与的接口设计滕红丽（4页珍藏版）》请在金锄头文库上搜索。

1、中国集成电路2 0 0 51 1h t t p ： / / w w w . c i c ma g . c o m(总第7 8期)应用C h in a ln te g r a te d C ir c u ltCI C1 . A D S 8 3 1 及其介绍A D S 8 3 1是T I公司推出的一种高速8位C M O S工艺的模数转换器 (A D C) 。该芯片采用单一+ 5 V供电, 内部带有取样保持电路。与早期的A D C芯片相比,A D S 8 3 1采用流水线结构, 因而具有极高的采样速率和转换速度、 采样速率可高达8 0 M H z。芯片包括一个8位数字转换器、高带宽跟踪/保持器和一个

2、高精度内部基准, 可广泛应用于数字化视频、 通讯、 计算机扫描仪及医药等的数据采集系统。A D S 8 3 1的基本特点和参数如下:高信噪比(S N R) :4 9 d B;可选用内部或外部基准电压;单端或差分模拟输入;可编程模拟输入范围:1 V p - p / 2 V p - p;低功耗:2 7 5 m W; D N L误差: 0 . 3 5 L S B;无遗漏码;单电源5 V供电单端输入范围:1 . 5 V 3 . 5 V封装:S S O P - 2 0脚封装1 . 1A D S 8 3 1 内部结构和引脚图1为A D S 8 3 1的结构框图,它采用六个内部阶段构成的流水线转换器体系结构

3、。每个阶段把阶段数据送入数字误差修正逻辑,该逻辑保证卓越的差分线性和在8位数据线上无遗漏码,输出数据在时钟上升沿有效。 模拟输入采用差分跟踪保持, 允许输 入 采 用 单 端 驱 动 或 差 分 驱 动 。 图2所 示 为A D S 8 3 1的引脚排列, 它采用2 0脚S S O P封装, 各主要引脚功能如下:高速模数转换器 A D S 8 3 1 与 D S P的接口设计摘要： A D S 8 3 1 是 T I 公司推出的 8 位 8 0 M H z 高速采样模数转换芯片。文中主要介绍了 A D S 8 3 1 的性能特点、内部结构、工作时序及其在虚拟示波器中的应用方法，给出了由数字信号

4、处理器（D S P ）T M S 3 2 0 V C 5 4 0 9 和 A D S 8 3 1 构成的数据采集系统的硬件和软件设计。河南农业大学 理学院 电子信息科学系滕红丽河南农业大学 理学院 电子信息科学系李波武汉大学 动力与机械学院自动化系李金城图 1A D S 8 3 1 的内部结构框图8 1CI C中国集成电路 C h in a ln te g r a te d C ir c u lt应用h t t p ： / / w w w . c i c ma g . c o m2 0 0 51 1(总第7 8期)h t t p ： / / w w w . c i c ma g . c o m

5、h t t p ： / / w w w . c i c ma g . c o mh t t p ： / / w w w . c i c ma g . c o mh t t p ： / / w w w . c i c ma g . c o mB i t 1 B i t 8 :并行数据输出端口,其中B i t 1为最高位数据引脚;B i t 8为最低位数据引脚。 转换完成后的数据可通过缓冲器直接送至8位数据端口。I N :模拟输入端;I N: 补偿输入端;C L K :时钟输入端。采样时钟可以采用外部晶振输入, 也可以从D S P输入。从D S P输入的时钟信号可以通过软件来设置不同的A D采样频

6、率和转换速率, 满足不同的采样需求。R S E L :输入量程选择。R S E L接高电平,A D S 8 3 1工作在2 V p - p输入范围;R S E L接地,A D S 8 3 1工作在1 V p - p输入范围。I N T / E X T :外部/内部基准电压选择。 接地, 选择内部基准; 接高电平, 选择外部基准电压。为了运用的灵活性,一般不使用内部基准电压而使用外部基准电压。特别在多通道应用系统中,使用外部基准有利于在转换器之间获得匹配的满量程。R E F B、R E F T: 外部最低、 最高基准电压输入脚。这两个引脚的电压差值决定了输入端I N的输入范围。C M: 通用模式

7、电压输出脚。此引脚输出的电压一般用作偏置电压来补偿V D R V :输出逻辑驱动脚。在V D R V脚上加+ 5 V或+ 3 V的电压,A D S 8 3 1产生相应的逻辑电平而且能与选定的逻辑系列直接接口。建议A D S 8 3 1使用+ 3 V的逻辑电源, 这有利于降低输入振荡, 同时减小电源线上的电涌。+ V s:+ 5 V电源端。G N D :地。1 . 2 、 A D S 8 3 1 的接地和去耦该芯片主要应用在高频电路中, 正确的接地、 旁路、 短导程和地面位的使用这些设计尤为重要。 为了得到最好的性能, 建议使用多层P C B板。在设计中,A D S 8 3 1的电源引脚应尽可能

8、由模拟电压供电。 图3给出了推荐的A D S 8 3 1的去耦设计。多数情况下,0 . 1 F的陶瓷电容器足以在宽频带范围内保持低阻抗 (如图3所示) 。另外,一个较大的极性电容(1 F到2 0 F,图3中使用1 0 F的极性电容)应放置在P C B板A D芯片附近。1 . 3 、 基准选择图4给出了内部基准电路的简单模型。内部模块由带阻电压基准、高低基准驱动器和阻抗基准水平组成。 带阻基准电路包括一些逻辑功能。 将R S E L脚接低电压或高电压,这些逻辑功能就允许设置A D S 8 3 1的模拟输入分别在1 VP P或2 VP P范围内变动。而当A D S 8 3 1工作在外部基准模式时,

9、R E F T和R E F B的缓冲放大器不与基准连接。如图所示,A D S 8 3 1内部在量程选择脚R S E L和基准选择脚I N T / E X T分别接有5 0 K 的上拉电阻,这两个脚悬空, 即接内部的高电平时,A D S 8 3 1工作在2 VP P输入范围并使用外部基准;图 2A D S 8 3 的引脚排列图 3推荐的电源引脚旁路8 2中国集成电路2 0 0 51 1h t t p ： / / w w w . c i c ma g . c o m(总第7 8期)应用C h in a ln te g r a te d C ir c u ltCI CI N T / E X T接地,

10、A D S 8 3 1工作在内部基准。利用基准缓冲器可以给外部电路提供1 m A(接收器和源极) 的电流,为了保证在任何基准下A D S 8 3 1都能正常工作,应在基准脚提供可靠的支路电容 (如图4) 。支路电容的位置应尽可能的靠近各自的基准脚。在C M脚得到的通用模式电压可以用作偏置电压以使驱动电路得到适当的补偿。注意这个脚不能忽略不接,因为它不被缓冲且有一个高阻抗。产生通用模式电压的一种选择如图5。图中, 两个精密电阻R1、R2(1 %公差) 接在高基准和低基准脚之间,C M V脚在两个电阻的中点。为了使设计更灵活,应舍弃内部基准而使用外部基准电压。 这是考虑到应用要求的更高的准确性、改

11、善温度性能或使转换器的满量程有大的调整范围。特别在多通道应用中,使用外部基准有利于在转换器之间获得满量程匹配。外部基准可以随外部最高基准值和外部最低基准值变化。R E F T E X T的变化范围从R E F B + 0 . 8到V s - 1 . 2 5 , R E F B的变化范围从1 . 2 5到R E F T E X T - 0 .8。1 . 4 、 A D S 8 3 1 的工作时序A D S 8 3 1芯片的时序控制与传统的低速A D C有所不同,它完全依靠时钟来控制其采样、 转换和数据输出。流水线型体系结构使转换一个数据使用4个时钟周期, 如图6所示。图中各个符号的意义如下:t

12、c o n v数据器的时钟周期,1 2 . 5 n s 1 0 0 n s;t L时钟周期的低电平时间, 最小值5 . 8 n s,典型值6 . 2 5 n s;t H时钟周期的高电平时间最小值5 . 8 n s,典型值6 . 2 5 n s;t D噪声延迟时间, 典型值是3 n s;t 1数据保持时间, C L=0 p F, 最小值是3 . 9n s;t 2新数据延迟时间, C L=1 5 p Fm a x, 典型值5 . 9 n s, 最大值1 2 n s。2 . 应用实例2 . 1系统硬件设计图7是A D S 8 1 3与D S P芯 片T M S 3 2 0 V C 5 4 0 9所组

13、成的高速数据采集系统的硬件设计,图中给出了前端调理电路、A D转换电路与驱动电路, 由于图图 4带推荐基准旁路的等价基准电路图 5产生通用模态电压的二选一电路图 6数据转换时序8 3CI C中国集成电路 C h in a ln te g r a te d C ir c u lt应用h t t p ： / / w w w . c i c ma g . c o m2 0 0 51 1(总第7 8期)h t t p ： / / w w w . c i c ma g . c o mh t t p ： / / w w w . c i c ma g . c o mh t t p ： / / w w w .

14、 c i c ma g . c o mh t t p ： / / w w w . c i c ma g . c o m纸篇幅有限,D S P与驱动芯片的接口未给出。 其中运放采用O P A 6 8 1,驱动芯片采用I D T 7 4 F C T 5 4 1 C T ,A D C转换芯片与D S P分别采用T I公司的A D S 8 3 1和T M S 3 2 0 V C 5 4 0 9。使用本电路既可以采集直流信号,也可以采集交流信号,通过改变电路图中的J P 1 3的2、3引脚与1脚的接线方式来决定采集D C或是A C。 输入的信号经过O P A 6 8 1放大 (两倍) 后,与A D S

15、8 3 1的基准电压(这里使用2 . 5 V)叠加后送入A D C, 进行A D转换, 转换后的数字量经驱动芯片送入D S P的并行数据口D 0 D 7。在本电路图中,A D时钟脚采用两种时钟输入方式: 晶振和D S P控制(通过D S P的I O S T R B脚控制A D C的采样和转换频率) 。用D S P的X F引脚接驱动芯片的使能端控制D S P芯片接收A D的转换结果。2 . 2 系统软件设计本系统使用的仿真软件是C C S( C o d e C o m p o s e rS t u d i o ) ,它是T I公司推出的为开发T M S 3 2 0系列D S P的集成开发环境(I

16、 D E) , 在Wi n d o w s操作系统下, 类似于V C + +的集成开发环境。 由于数据采集子程序较简单, 为了提高系统的运行速度, 此部分的程序用汇编语言编写。程序如下:. d e f _ c _ i n t 0 0. m m r e g s. t e x t_ c _ i n t 0 0 :l d # 0 h , D P; S T M # 3 0 0 0 H , S Pr s b xx fn o pn o pn o ps t # 5 0 0 0 h , s w w s rS T# 3 0 8 7 H , C L K M Db e gs t # 3 3 0 0 h , A R 0r p t # 1 0 0 0p o r t r 0 h , * A R 0 +; n o pn o pbb e g. e n d. e n d3 . 结束语使用A D S 8 3 1与D S P的接口设计,可以满足通讯系统高速数据采集的要求,并可以应用在各种场合下的数据采集,设计时要注意电路板的抗干扰