《[硕士论文] CMOS 集成电路片上静电放电防护器件的设计与分析》由会员分享，可在线阅读，更多相关《[硕士论文] CMOS 集成电路片上静电放电防护器件的设计与分析（96页珍藏版）》请在金锄头文库上搜索。
1、 分类号 密级 硕士学位论文 题目： CMOS 集成电路片上静电放电防护 器件的设计与分析 英文并列题目： Design and Analysis of On-Chip ESD Protection Devices for CMOS IC 研究生： 朱科翰 专业： 微电子学与固体电子学 研究方向： 器件物理与新型器件 导师： 于宗光 指导小组成员： 于宗光、董树荣、韩雁、薛忠杰 学位授予日期： 2008.07 答辩委员会主席： 须文波江 南 大 学 地址：无锡市蠡湖大道 1800 号 二 九年十一月 独 创 性 声 明 本人声明所呈交的学位论文是本 人在导师指导下进行的研究工作及取得的研究成果
2、。尽我所知，除了文中特别 加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究 成果，也不包含本人为获得江南大学或其它教育机构的学位或证书而使用 过的材料。与我一同工作的同志对本研究所做的任何贡献均已在 论文中作了明确的说明并表示谢意。 签名： 日期： 关于论文使用授权的说明 本学位论文作者完全了解江南大学有 关保留、使用学位论文的规定：江南大学有权保留并向国家有关部门或 机构送交论文的复印件和磁盘，允许论文被查阅和借阅，可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文，并且本人电子文档的内容和纸质论文的内容相一致。 保
3、密的学位论文在解密后也遵守此规定。 签 名： 导师签名： 日期： 摘 要 I摘 要 静电放电（ ESD）在集成电路产业中造成的电路失效占有相当大的比重。随着电路的集成度增加、栅氧厚度减薄、多电源、混合信号模块在复杂电路中的运用、更大的芯片寄生电容和更高的工作频率，这些都会导致先进器件和电路对 ESD 更加敏感。因此只有弄清楚各种工艺下 ESD 现象的机理， ESD 防护问题才能得到更好的解决。所以集成电路 ESD 防护的研究具有重要意义。 本研究旨在提高 CMOS 工艺下片上 ESD 防护能力。针对多种深亚微米工艺，设计了 ESD 防护器件结构，测试分析了各种结构的 ESD 防护能力，论文的主
4、要工作与结论有： 1) 研究了深亚微米工艺下场氧器件（ FOD）在输入、输出和电源箝位部分作为 ESD防护器件的工作特点，并在华虹 NEC 0.18-m 5V EEPROM CMOS 工艺下流片、采用传输线脉冲（ TLP）测试系统，重点分析了特征尺寸对 ESD 器件特性的影响及其设计方法。提出一种新型的浮体多晶硅岛屿型 FOD 结构，该结构不但结构简单，而且具有良好的 ESD 防护性能。 2) 使用 ISE-TCAD 瞬态仿真和 TLP 技术分析和比较了 0.35-m CMOS 工艺下 NMOS器件在不同栅压时的 ESD 防护性能。指出栅极电压会降低 NMOS ESD 保护器件的二次击穿电流（
5、 It2） ，同时给出了带栅压的 NMOS ESD 器件的测试方法和设计方法。 3) 提出一种方块型版图布局的 SCR 器件，在和舰 0.18-m LOGIC CMOS 工艺流片得到验证，此种器件可使得 ESD 电流四面均匀泄放，大大提高器件的 ESD 防护能力。 4) 设计了一种新型双向可控硅（ DDSCR） ESD 防护器件，并在和舰 0.18-m LOGIC和 MIXED_MODE RF CMOS 工艺下，分别实现了 PMOS 和 NMOS 辅助触发的低触发电压 DDSCR ESD 防护结构。 此类器件具有对称的 TLP I-V 特性， 大大减小 ESD防护器件占用硅片的面积，适用于多电
6、压混合信号芯片或者射频芯片的 ESD 防护结构。 分析了版图金属布线对 ESD 性能的重要影响及其技巧， 提出了方块型 DDSCR的横向三极管效应。在已经实现的器件上，提出了三种改进型的 DDSCR ESD 防护器件结构，并对其进行 TCAD 仿真。 关键词： 静电放电、场氧器件、传输线脉冲、可控硅、双向可控硅、瞬态仿真 Abstract IIAbstract Electrostatic discharge (ESD) causes a significant percentage of the failures in the electronics industry. The shrinki
7、ng size of semiconductor circuits, thinner gate oxides, complex chips with multiple power supplies and mixed-signal blocks, larger chip capacitance and faster circuit operation, all contribute to increased ESD sensitivity of advanced semiconductor devices. Therefore, understanding and controlling ES
8、D is indispensable for higher quality and reliability of the state-of-art device technologies. This thesis addresses on-chip ESD protection for CMOS technology. Various ESD protection device structures are designed in different deep sub-micron processes, by testing and analyzing their ESD performanc
9、es, the main work and conclusion are listing as follows: 1) The characteristics of FOD (Field Oxide Devices) based ESD protection devices for input, output and power rails were inverstigated, three main FOD devices were fabricated in HHNEC 0.18-m STI EEPROM CMOS technology. By using TLP tester, the
10、effects of the feature size dependent FODs ESD characteristics and its design rule were analyzed. A floating square poly island FOD was proposed, which showed a simple structure and good ESD protection ability. 2) By using ISE-TCAD transient simulation and TLP test technique, NMOSFET ESD protecttion
11、 structures under different gate bias fabricated in a 0.35-m CMOS process with various active widthes and channel lengthes were researched. It pointed out that gate bias would degrade the second breakdown current (It2) of the NMOSFET ESD protection devices, its relative gate biased MOSFET ESD test a
12、nd design methodology were proposed and summarized, respectively. 3) A novel square layout design of SCR device was designed which ensured uniform current distribution and better robustness. 4) A new dual direction silicon contolled rectify (DDSCR) decice was designed. In K 0.18-m LOGIC and MIXED_MO
13、DE RF CMOS technologies, PMOS and NMOS were successfully embedded into the DDSCR to acheive low voltage triggering mechanism, respectively. The low voltage triggering DDSCRs feature a symmetric TLP I-V characteristic, it is very area efficient and suitable for mixed mode IC or RFIC. Layout and metal
14、 routing play an important role in DDSCR ESD design, and its relative techniques were investigated and parasitic lateral BJT effect was found in layout of square DDSCR devices. Modified ESD protection device structruces were proposed after the realized devices, and the device characteristics were simulated by ISE-TCAD. Keywords: ESD; FOD; TLP; SCR; DDSCR; TCAD; transient simulation 目 录 I目 录 摘 要 . I ABSTRACT . II 第一章 引言 . 1 1.1 ESD 简介 . 1 1.2 ESD 测试方法 .
