《基于vhdl的语音数字钟的设计(3)》由会员分享，可在线阅读，更多相关《基于vhdl的语音数字钟的设计(3)（41页珍藏版）》请在金锄头文库上搜索。
1、毕毕业业设设计计（论论文文）题目: 基于 VHDL 的语音数字钟的设计 学 院 物理科学与工程技术 专 业 电子信息 班 级 08 电信 学 号 200812108120001 姓 名 陈世羽 指导老师 刘瑶老师 二 O 一一年 九 月 二十 日I摘 要本设计主要研究基于 VHDL 的语音数字钟的设计，该数字钟具有年、月、日、时、分、秒计数显示功能，以 24 小时循环计数；具有校对功能、整点报时以及清零、使能功能。本设计主要是在介绍了 EDA 及 VHDL 一些相关基本知识的基础上，进一步采用 EDA 技术，以硬件描述语言 VHDL 为系统逻辑描述手段设计文件，在Max+plusII 工具软件
2、环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个多功能语音数字钟，最后通过仿真出时序图实现预定功能。其中，重点叙述了数字钟的设计原理和分模块实现的方法，详细介绍了各模块的设计程序并给出了各模块的波形仿真图及分析，最后通过在Max+plusII 上进行时序仿真，调试运行，在硬件测试后，验证了所设计的系统达到了预先设计目标。通过这次的设计更进一步地增强了实验的动手能力，对数字钟的工作原理及 EDA 技术也有了更加透彻的理解。关键词：VHDL EDA 数字钟 仿真图IIThe Design of a Voice Digital Clock Based on VHDLAbstractThe
3、 design for a multi-functional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count; have proof functions and the whole point timekeeping function. The design is mainly the introduction of the EDA and some related basic knowledge of VHDL, based on
4、 the further use of EDA technology,hardware-description language VHDL description logic means for the system design documents, in MaxplusII tools environment, a top-down design, by the various modules together build a voice digital clock. Finally, a timing diagram of the simulation to achieve the in
5、tended function. Describes the key design principles and digital clock sub-module approach. Finally,by Max + plusII on timing simulation, debugging and running, by the hardware testing, the two systems designed are verified to realize the advanced design goal.Through this experimental design further
6、 enhances the ability of the digital clock works and EDA technology has a more thorough understanding.Keywords: VHDL EDA digital clock Simulation diagramIII目 录第一章绪论 .1 1.1 选题背景 .1 1.1.1 课题相关技术的发展.1 1.1.2 课题研究的必要性.2 1.2 课题研究的内容.2 第二章 EDA 概述 .3 2.1 EDA 简介 .3 2.2 可编程逻辑器件 FPGA .3 2.3 硬件描述语言 VHDL .4 2.3.
7、1 VHDL 的特点.5 2.3.2 VHDL 的设计结构.6 2.3.3 VHDL 的设计步骤.6 2.4 MAX+plus 概述.7 第三章 数字钟的设计要求及总体设计 .8 3.1 设计要求 .8 3.2 总体设计.8 3.2.1 设计框图.8 3.2.2 设计原理图.9 3.3 设计原理.10 3.4 各模块及其功能 .10 3.5 端口引脚名称 .11 第四章 VHDL 程序设计.12 4.1 分频模块 .12 4.2 软件设计 .13 4.2.1 SECOND 模块.13 4.2.2 MINUTE 模块.15 4.2.3 HOUR 模块.17 4.2.4 扫描模块 .18 4.2.
8、5 显示模块.20 4.2.6 定时闹钟模块.21 4.2.7 日计数模块 .23 4.2.8 月计数模块 .25 4.2.9 年计数模块 .27 4.3 硬件测试及说明 .30 4.3.1 顶层模块原理图.30IV4.3.2 电子钟基本功能仿真结果.31 4.3.3 硬件测试说明.32 4.3.4 结论.32 第五章 总结 .33 参考文献 .35 致 谢 .361第一章 绪论现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，
9、而后者的代表就是电子设计自动化（electronic design automatic,EDA）技术。本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。钟表的数字化给人们生产生活带来了极大的方便，而且大
10、大地扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。这次设计的内容就是在了解 VHDL 语言的一些基本语法和概念的基础上，进一步应用 VHDL，在 MAX+ plus II 的环境下设计一个电子钟，最后通过仿真出时序图实现预定功能。1.1 选题背景本节将从 EDA 应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于 VHDL 系统数字钟的设计与实现的必要性。1.1.1 课题相关技术的发展当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别师大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低。同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA 技术正是为了2适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。美国 AL
