2.4.3 译码译码 器一．译码器的基本概念及工作原理译码器——将输入代码转换成特定的输出信号的电路 假设译码器有n个输入信号和N个输出信号，如果N=2n ，就称为全译码器，常见的全译码器有2线—4线译码器、 3线—8线译码器、4线—16线译码器等如果N＜2n ，称为 部分译码器，如二一十进制译码器（也称作4线—10线译 码器）等下面以2线—4线译码器为例说明译码器的工作原理和 电路结构2线—4线译码器的功能如表2.13所示（输出低电平有 效）当使能有效时，由表2.12可写出各输出函数表达式： 用与非门实现的2线—4线译码器的逻辑电路如图2.21所示 二．集成译码器74LS13874LS138是一种典型的二进制译码器，其逻辑功能表 如表2.1474LS138的逻辑图如图2.22所示它有3个输入端A2、A1、 A0，8个输出端所以常称为3线—8线译码器，属于全译码器输出为低电平有效，G为使能输入端三．译码器的应用1．译码器的扩展利用译码器的使能端可以方便地扩展译码器的容量 下面讨论将两片74LS138扩展为4线—16线译码器 2．实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应， 因此辅以适当的门电路，便可实现任何组合逻辑函数。
例2.14】试用译码器和少量门电路实现逻辑函数： 解：（1）将逻辑函数转换成最小项表达式，再转换成与 非—与非形式 （2）该函数有三个 变量，所以选用3线 —8线译码器 74LS138用一片74LS138加一个与非门就可 实现逻辑函数L，逻 辑图如图2.24示 【例2.15】某组合逻辑电路的真值表如表2.15所示，试用 译码器和门电路设计该逻辑电路 解：（1）写出各输出的最小项表达式，再转换成与非 —与非形式 （2）选用3线—8线译码器74LS138设A2 =A、A1=B、A0=C将L、F、G的逻辑表达式与74LS138的输出表达 式相比较，有： 如图2.25所示 3．构成数据分配器与数据选择器的“多选一”相反，数据分配器是将一 路输入数据根据地址选择码分配给多路数据输出中的某 一路输出它的作用与图2.26所示的单刀多掷开关相似 由于译码器和数据分配器的功能非常接近，所以译码器一个很重要的应用就是构成数据分配器也正因为如此，市场上少有集成数据分配器产品，只有集成译码器 产品当需要数据分配器时，可以用译码器改接例2.16】 用3:8译码器设计一个“1线-8线”数据分配器解：如图2.27连接，当输入有效数据D时，在数据输出 端得到表2.16结果（输入、输出均低电平有效）。
四．数字显示译码器 在数字系统中，常常需要将数字、字母、符号等直观 地显示出来，供人们读取或监视系统的工作情况能够 显示数字、字母或符号的器件称为数字显示器在数字电路中，数字量都是以一定的代码形式出现 的，所以这些数字量要先经过译码，才能送到数字显示 器去显示这种能把数字量翻译成数字显示器所能识别 的信号的译码器称为数字显示译码器常用的数字显示器有多种类型按显示方式分，有字型重叠式、点阵式、分段式等 按发光物质分，有半导体显示器，又称发光二极管 (LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等目前应用最广泛的是由发光二极管构成的七段数字显示 器1．七段数字显示器原理七段数字显示器就是将七个发光二极管（加小数点为 八个）按一定的方式排列起来，七段a、b、c、d、e、f 、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字半导体显示器的优点是工作电压较低（1.5～3V）、体 积小、寿命长、亮度高、响应速度快、工作可靠性高缺 点是工作电流大，每个字段的工作电流约为10mA左右2．半导体数码管BS201A半导体数码管BS201A采用共阴连接，其外型和等效 电路如图2.30。
3．七段显示译码器74LS48七段显示译码器74LS48是一种与共阴极数字显示 器配合使用的集成译码器，它的功能是将输入的4位二进制BCD码转换成显示器所需要的七个段信号a～g 图2.31为74LS48的逻辑符号A3A2A1A0为BCD码输入 端,a～g为译码输出端 （5）7448功能表（6）7448逻辑函数表达式（教材P153～154），逻辑图略4．74LS48的应用（1） 74LS48与BS201的连接（2） 7448的灭零控制2.4.4 数值比较器 一．数值比较器的基本概念及工作原理数值比较器——对两个位数相同的二进制整数进行数 值比较并判定其大小关系1．1位数值值比较较器1位数值比较器的功能是比 较两个1位二进制数A和B的大小 ，比较结果有三种情况，即：A ＞B、A＜B、A＝B其真值表如 表2.18所示 由真值表写出逻辑表达式：由以上逻辑表达式可画出逻辑图如图2.33所示 2．考虑虑低位比较结较结 果的多位比较较器2位数值比较器的真值表如表2.19所示其中A1、B1、 A0、B0为数值输入端，IA＞B、IA＜B 、IA＝B为级联输入端，是为了实现2位以上数码比较时，输入低位片比较结果而设置 的。
FA＞B、FA＜B 、FA＝B为本位片三种不同比较结果输出端由此可写出如下逻辑表达式：FA＞B＝(A1>B1)+(A1=B1)(A0>B0)+(A1=B1)(A0=B0)IA>B FA＜B＝(A1B 、IA9 其中，C3为74LS283最高位的进位输出信号，CS>9表示和数 大于9的情况上式的意思是，当两个一位8421BCD码相加时，若和数超过9，或者有进位时都应该对和数进行加6（即 0110）修正CS>9的卡诺图如右所 示化简得： CS>9= S3S2+S3S1 所以有：C=C3+S3S2+S3S1 当C＝1时，把0110加到二进制加法器输出端即可， 同时C作为一位8421BCD码加法器的进位信号因此，可用一片74LS283加法器进行求和运算，用 门电路产生修正信号，再用一片74LS283实现加6修正 ，即得一位8421BCD码加法器，如图2.44所示 图2.44 74LS283构成 8421BCD码加法器 。