《数字和DSP系统平台级设计与实现》由会员分享，可在线阅读，更多相关《数字和DSP系统平台级设计与实现（347页珍藏版）》请在金锄头文库上搜索。
1、1数字和数字和DSPDSP系统系统 平台级设计与实现平台级设计与实现清华大学电子工程系 郑友泉清华大学电子工程系 郑友泉 2数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现课程简介课程简介?数字系统、DSP系统、平台级、设计与实现数字系统、DSP系统、平台级、设计与实现数字系统设计数字和 DSP系软硬件开发 和硬件描述语统硬件实现的平台的熟悉 言基础知识、基本概念和原理和使用 FPGA基本原理数字系统设计数字和 DSP系软硬件开发 和硬件描述语统硬件实现的平台的熟悉 言基础知识、基本概念和原理和使用 FPGA基本原理23数字和
2、数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现课程简介课程简介目标（大作业要求）：目标（大作业要求）：?数字系统设计：数字系统设计：?SoC、IP核重用SoC、IP核重用?高性能IP核设计高性能IP核设计?DSP系统设计：DSP系统设计：?Simulink，System Generator ISESimulink，System Generator ISE?高性能DSP IP核设计高性能DSP IP核设计?硬件实现：硬件实现：?动手能力动手能力4数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设
3、计与实现系统平台级设计与实现数字系统与数字系统与DSP系统系统（举例）（举例）?移动通信终端移动通信终端35数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现数字系统与数字系统与DSP系统系统（举例）（举例）SoC on Virtex2proJPEG2000处理系统运行处理系统运行Linux的嵌入式系统的嵌入式系统6数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现System on Chip?一个20层的PCB一个20层的PCB47数字和数字和数字和数字和DSP
4、DSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现System on Chip?IP核的使用和匹配成为当前数字系统设计的主要设计理念IP核的使用和匹配成为当前数字系统设计的主要设计理念8数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现平台级平台级FPGA：实现和开发实现和开发SoC的重要平台的重要平台?丰富的逻辑资源和外部接 口；丰富的逻辑资源和外部接 口；?能够集成各种能够集成各种IP核；核；?适应各种应用和开发；适应各种应用和开发；?可升级，可扩展。可升级，可扩展。?平台级平台级FPGA
5、是在单个是在单个FPGA器件中集成多种软硬器件中集成多种软硬IP核，并 且可以随时升级和更新，能够适应多种应用的设计平台。核，并 且可以随时升级和更新，能够适应多种应用的设计平台。?功能强大的软硬件开发环境。功能强大的软硬件开发环境。59数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现平台级平台级FPGA可嵌入处理器硬核的可嵌入处理器硬核的FPGA10数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现丰富的逻辑资源和输入输出接口丰富的逻辑资源和输入输出接口611
6、数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现增量设计方法增量设计方法12数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现基于基于Xilinx FPGA的开发系统举例的开发系统举例1600万门开发平台1600万门开发平台Gbit路由器开发系统路由器开发系统20通道通道DSP开发系统开发系统713数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现Why use FPGA in DSP?用硬件实现
7、DSP算法用硬件实现DSP算法?用资源换速度；用资源换速度；?逻辑资源与运算速度的折衷逻辑资源与运算速度的折衷灵活；灵活；?可重配置，灵活可重配置，灵活?能够迅速适应：标准变化，新特性的添加，Bug修改；能够迅速适应：标准变化，新特性的添加，Bug修改；?局部可重配置，未修改的部分不受影响；局部可重配置，未修改的部分不受影响；?动态可重配置，系统运行过程中进行重新配置。动态可重配置，系统运行过程中进行重新配置。14数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现Why use FPGA in DSP815数字和数字和数字和数字
8、和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现DSP处理器优势处理器优势?DSP适合于顺序算法DSP适合于顺序算法?FPGA的优势是较低系统时钟的并行运算，当然，也可以实 现顺序的算法。FPGA的优势是较低系统时钟的并行运算，当然，也可以实 现顺序的算法。?DSP在浮点运算方面有优势DSP在浮点运算方面有优势?目前FPGA对浮点运算的支持效率不高。目前FPGA对浮点运算的支持效率不高。?DSP编程开发过程比较简单DSP编程开发过程比较简单?DSP只需要编译，FPGA需要编译、综合、布局布线；DSP只需要编译，FPGA需要编译、综合、布局布线；?D
9、SP开发板和驱动程序较丰富，外围电路完善；DSP开发板和驱动程序较丰富，外围电路完善；?DSP有丰富的应用范例和库。当然，FPGA的各种IP核也越 来越多。DSP有丰富的应用范例和库。当然，FPGA的各种IP核也越 来越多。16数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现DSP处理器不足之处处理器不足之处?DSP处理器并行性有限DSP处理器并行性有限?只有几个乘加单元；只有几个乘加单元；?TI最好的DSP：8个处理核心。TI最好的DSP：8个处理核心。?处理可变宽度数据的效率较低处理可变宽度数据的效率较低?处理多采样速率的
10、DSP系统效率较低处理多采样速率的DSP系统效率较低?主要靠提高系统时钟频率来提高运算速度。1 GHz主要靠提高系统时钟频率来提高运算速度。1 GHz?高频电路设计困难；高频电路设计困难；?功耗和散热问题严重。功耗和散热问题严重。917数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现例子：256阶FIR滤波器例子：256阶FIR滤波器18数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现例子：256阶FIR滤波器例子：256阶FIR滤波器1019数字和数字和数字
11、和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现资源与速度的折衷资源与速度的折衷20数字和数字和数字和数字和DSPDSP系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现系统平台级设计与实现Xilinx Virtex-II FPGAs ：DSP-friendlier?逻辑资源丰富，有专用乘法器逻辑资源丰富，有专用乘法器?高达1000万门；高达1000万门；?专用乘法器模块专用乘法器模块?高达192个高达192个?高速18-bit X 18-bit乘法器高速18-bit X 18-bit乘法器?140MHz to 250MHz dep
12、ending on bit length140MHz to 250MHz depending on bit length?具有并行处理和DSP处理器特性具有并行处理和DSP处理器特性?可实现高速DSP处理可实现高速DSP处理?每秒高达600 billion乘加运算每秒高达600 billion乘加运算?1024-point FFT时间分析-执行 指令的顺序执行：指令的顺序执行：指令的流水线执行：指令的流水线执行：取指令k 分析k 执行k 取指令k+1 分析k+1执行k+1取指令k+2 分析k+2执行k+2取指令k+1 分析k+1执行k+1取指令k分析k执行k6数字和数字和DSP系统平台级设计与
13、实现第系统平台级设计与实现第11页页计算机体系结构中流水线的概念计算机体系结构中流水线的概念?流水线的主要特点：流水线的主要特点： 在流水线的每一个功能部件的后面都要有一个锁存 器，它的作用是保存本流水段的执行结果；在流水线的每一个功能部件的后面都要有一个锁存 器，它的作用是保存本流水段的执行结果； 各流水段的时间应尽量相等，否则容易引起流水线 的阻塞、断流等；各流水段的时间应尽量相等，否则容易引起流水线 的阻塞、断流等； 只有连续提供同类任务才能充分发挥流水线的效 率；只有连续提供同类任务才能充分发挥流水线的效 率； 流水线需要有流水线需要有“装入时间装入时间”和和“排空时间排空时间”。只有
14、流水 线完全充满时，整个流水线的效率才能得到充分发 挥。数字和数字和DSP系统平台级设计与实现第系统平台级设计与实现第12页页流水线与并行处理流水线与并行处理?DSP算法的流水线变换算法的流水线变换 在数据通路中加锁存器，使在数据通路中加锁存器，使DSP算法能够进行 流水线处理；算法能够进行 流水线处理； 缩短缩短Critical Path； 提高处理速度；提高处理速度； 降低功耗。降低功耗。?并行处理并行处理 提供重复的硬件资源；提供重复的硬件资源； 多输入多输出，提高吞吐量；多输入多输出，提高吞吐量； 降低功耗。降低功耗。7数字和数字和DSP系统平台级设计与实现第系统平台级设计与实现第13
15、页页流水线与并行处理（举例）流水线与并行处理（举例）?Critical Path 减半；减半；?关键路径上的电容减半，驱动电压可降低， 因此功耗降低。关键路径上的电容减半，驱动电压可降低， 因此功耗降低。流水线流水线数字和数字和DSP系统平台级设计与实现第系统平台级设计与实现第14页页流水线与并行处理（举例）流水线与并行处理（举例）?吞吐量加倍；吞吐量加倍；?或吞吐量不变，电容加倍，频率减半，充电时间加倍 导致驱动电压可降低，因此功耗降低。或吞吐量不变，电容加倍，频率减半，充电时间加倍 导致驱动电压可降低，因此功耗降低。并行处理并行处理8数字和数字和DSP系统平台级设计与实现第系统平台级设计与
16、实现第15页页流水线处理流水线处理?4阶阶FIR滤波器（直接形式）滤波器（直接形式）输入速率受限于输入速率受限于Cratical Path的处理速度：的处理速度：TCritical= TM+ (N-1)TA?定义：定义：割集：一个边的集合，如果 去掉这些边，割集：一个边的集合，如果 去掉这些边，DFG就变成两 个不相连接的图；就变成两 个不相连接的图；前向割集：这种割集中的边 上的数据都是沿向前的方向 传播。前向割集：这种割集中的边 上的数据都是沿向前的方向 传播。数字和数字和DSP系统平台级设计与实现第系统平台级设计与实现第16页页流水线处理流水线处理?在前向割集的所有边上放置延时单元：在前向割集的所有边上放置延时单元：?不改变算法功能；不改变算法功能；?减小关键路径长度；减小关键路径长度；?延时增加。延时增加。9数字和数字和DSP系统平台级设计与实现第系统平台级设计与实现第17页页流水线处理流水线处理?在前向割集的所有边上放置延时单元：在前向割集的所有边上放置延时单元：数
