《数字设计原理与实践第四版中文答案》由会员分享，可在线阅读，更多相关《数字设计原理与实践第四版中文答案（60页珍藏版）》请在金锄头文库上搜索。
1、第 1 章习题参考答案: 1-6 一个电路含有一个 2 输入与门 AND2 其每个输入/输出端上都连接了一个反相器画出该电路的逻辑图写出其真值表能否将该电路简化 解电路图和真值表如下 由真值表可以看出该电路与一个 2 输入或门OR2相同。 第 2 章习题参考答案: 2.2 将下面的八进制数转换成二进制数和十六进制数。 (a) 12348=1 010 011 1002=29C16 (b) 1746378=1 111 100 110 011 1112=F99F16 (c) 3655178=11 110 101 101 001 1112=1EB4F16 (d) 25353218=10 101 011
2、 101 011 010 0012=ABAD116 (e) 7436.118=111 100 011 110.001 0012=F1E.2416 (f) 45316.74748=100 101 011 001 110.111 100 111 12=4ACE.F2C16 2.3 将下面的十六进制数转换为二进制数和八进制数。 (a) 102316=1 0000 0010 00112=100438 (b) 7E6A16=111 1110 0110 10102=771528 (c) ABCD16=1010 1011 1100 11012=1257158 (d) C35016=1100 0011 010
3、1 00002=1415208 (e)9E36.7A16=1001 1110 00110110.0111 10102=117066.3648 (f)DEAD.BEEF16=1101 1110 1010 1101.1011 1110 1110 11112 =157255.5756748 2.5 将下面的数转换成十进制数。 (a) 11010112=107 (b) 1740038=63491 (c) 101101112=183 (d) 67.248=55.3125 (e)10100.11012=20.8125 (f)F3A516= 62373 (g) 120103=138 (h) AB3D16=4
4、3837 (i) 71568=3694 (j) 15C.3816=348.21875 2.6 完成下面的数制转换。 (a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012 (d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16 (g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338 (j) 65113=FE5916 2.7 将下面的二进制数相加指出所有的进位 (a) S1001101 C100100 (b) S: 1010001 C: 101
5、1100 (c) S: 101000000 C: 111111110 (d) S: 11011111 C: 11000000 2.8 利用减法而不是加法重复训练题 2.7指出所有的借位而不是进位 (a) D011 001 B110000 (b) D111 101 B1110000 (c) D10000110 B00111000 (d) D1101101 B11110010 2.11 写出下面每个十进制数的 8 位符号数值二进制补码二进制反码表示。 (a) +25 原码: 0001 1001 反码: 0001 1001 补码: 0001 1001 (b) +120 0111 1000 0111
6、1000 0111 1000 (c) +82 0101 0010 0101 0010 0101 0010 (d) 42 10101010 11010101 11010110 (e) 6 1000 0110 1111 1001 1111 1010 (f) 111 1110 1111 1001 0000 1001 0001 2.12 指出下面 8 位二进制补码数相加时是否发生溢出。 (a)1101 0100+1110 1011= 1011 1111 不存在溢出 (b)1011 1111+1101 1111= 1001 1110 不存在溢出 (c)0101 1101+0011 0001= 10001
7、110 存在溢出 (d)0110 0001+0001 1111= 1000 0000 存在溢出 2.33 对于 5 状态的控制器有多少种不同的 3 位二进制编码方式若是 7 状态或者 8 状态呢 解3 位二进制编码有 8 种形式。 对于 5 状态这是一个 8 中取 5 的排列N=8x7x6x5x4= 6720 对于 7 状态这是一个 8 中取 7 的排列N=8x7x6x5x4x3x2= 40320 对于 8 状态种类数量与 7 状态时相同。 2.34 若每个编码字中至少要含有一个 0 对于表 2-12 的交通灯控制器有多少种不同的 3 位二进制编码方式 解在此条件下只有 7 种可用的 3 位二
8、进制码从中选取 6 个进行排列方式数量为N=7x6x5x4x3x2=5040 2.35 列出图 2-5 的机械编码盘中可能会产生不正确位置的所有 “坏”边界。 解001/010、011/100、101/110、111/000 2.36 作为 n 的函数在使用 n 位二进制编码的机械编码盘中有多少个“坏”边界 解有一半的边界为坏边界2n-1。 数字逻辑第 3 章参考解答 3.11 对图 X3.11a所示的 AOI 电路图采用 ANDOR,INV 画出对应的逻辑图。 解()DCBAZ+= 3.12 对图 X3.11b所示的 OAI 电路图采用 ANDOR,INV 画出对应的逻辑图。 解()()DC
9、BAZ+= 13 画出 NOR3 对应的电路图。 解3 输入端或非门结构应为上部 3 个 P 管串联下部 3 个 N 管并联结构如图所示。 3.15 画出 OR2 所对应的电路图。 解在 NOR2 电路的输出端后面级联一个 INV。 3.59 画出图 X3.59 逻辑图所对应的电路图。 解 3.21 若输出低电平阈值和高电平阈值分别设置为 1.5V 和 3.5V对图 X3.21 所示的反相器特性确定高态与低态的 DC 噪声容限。 解由图中可以看到输出 3.5V 对应的输入为 2.4V,输出 1.5V 对应的输入为 2.5V 所以高态噪声容限为3.5-2.5=1 V ;低态噪声容限为2.4-1.
10、5=0.9 V。 3.26 利用表 3-3 计算 74HC00 的 p 通道和 n 通道的导通电阻。 解采用极端值计算对商用芯片最低电源电压设为 4.75V 表中所列输出电压与电流关系如图所示 根据电流定律高态输出时可以建立下列方程 npRR4 . 402. 035. 0= npRR84. 3491. 0= 联立求解可得=151151. 0kRp 低态输出时可以建立下列方程 pnRR65. 402. 01 . 0= pnRR42. 4433. 0= 联立求解可得=60060. 0kRn 3.27 对于表3-3所列的74HC00若设VOLmax=0.33V,VOHmin=3.84V,Vcc=5V
11、,对于下列电阻负载确定该系列的商用器件是否能够驱动 任何情况下输出电流不能超出 IOLmax和 IOHmax . 解根据表 3-3对于选定的输出电压最大输出电流限制为 4mA. c)820接地考虑高态输出等效电路如下 I=3.84/0.82=4.683 4mA 不能驱动。 e) 1k接 Vcc考虑低态输出等效电路如下 I=5-0.33/1=4.67 4mA 不能驱动。 f) 1.2k接 Vcc, 820接地需要分别考虑低态输出和高态输出。低态输出等效电路如下 I=2.03-0.33/0.487 = 3.49 Q。 解利用 3 块 74x6828 位数值比较器分别进行高中低 3 个 8 位段的比
12、较 将各段的 PEQQ_L 进行 NAND 运算可以得到 PEQQP=Q () 3 2 1321PEQQPEQQPEQQPEQQPEQQPEQQPEQQ+=+= 利用下式可以得到 PGTQPQ () ()() 3 2 1 2 1 1321211 PGTQPEQQPEQQPGTQPEQQPGTQPGTQPEQQPEQQPGTQPEQQPGTQPGTQ +=+=电路连接图如下所示 6-97 设计一个3位相等检测器 该器件具有6个输入端 SLOT2.0和 GRANT2.0一个低电平有效的输出端 MATCH_L。利用表 6-26-3 提供的 SSI 和 MSI 器件设计出最短时间延迟的器件。 解采用表
13、 6-3 的 74FCT682延迟时间为 11 ns。器件连接图如下 7.4 画出图 7-5 中所示的 S-R 锁存器的输出波形其输入波形如图X7-4 所示。 假设输入和输出信号的上升和下降时间为 0 或非门的传播延迟是 10ns图中每个时间分段是 10ns 解 7.5 用图 X7-5 中的输入波形重作练习题 7-2。结果可能难以置信但是这个特性在转移时间比传输时间延迟短的真实器件中确实会发生。 解 7.41 将图 X7-41 中的电路与图 7-12 中的锁存器进行比较。请证明这两个电路的功能是一致的。图 X7-41 中的电路常用于某些商用 D锁存器中在什么条件下该电路性能更好 解当 C=0
14、时输入端 2 个与非门都关断功能相同。 当 C=1 时输入端 2 个与非门等同于反相器功能也相同。 从传输延迟和电路代价比较 图X7-41的优点为节省一个反相器电路代价较小 电路建立时间少一个反相器延迟 所需建立时间较短。缺点为下端输入的传输延迟较长与非门比反相器长 。 7.6 图7-34表示出了怎样用D触发器和组合逻辑来构造带有使能端的 T 触发器。 请表示出如何用带有使能端的 T 触发器和组合逻辑来构造 D 触发器。 解先写出对应的特性表再建立相应组合逻辑的卡诺图最后写出激励组合逻辑的最小和表达 QDQDT+= 7.7 请示出如何使用带有使能端的 T 触发器和组合逻辑来构造 J-K触发器。 解先写出对应的特性表再建立相应组合逻辑的卡诺图最后写出激励组合逻辑的最小和表达 QKQJT+= 7.12 分析图 X7-9 中的时钟同步状态机。写出激励方程激励/转移表以及状态/输出表 (状态 Q1Q2=0011 使用状态名 AD)。 解激励方程 D1=Q1+Q2 D2=XQ2 输出方程 Z=Q1+Q2 激励/转移表现态和输入为变量激励为函数根据 D 触发器特性方程激励/转移表可表达 采用题中要求的状态命名状态/输出表为本题为 moore 输出 7.18 分析图 X7-18 中的时钟同步状态机写出激励方程激励/转移表以及状态表(状态 Q2Q1Q0=000111 使用状态名 AH)。
