EDA硬件测试平台说明书.PDF

《EDA硬件测试平台说明书.PDF》由会员分享，可在线阅读，更多相关《EDA硬件测试平台说明书.PDF（18页珍藏版）》请在金锄头文库上搜索。

1、 SJ8002C EDA 硬件测试平台说明书 电子科技大学自动化学院电子科技大学自动化学院 2008 年 9 月 1目目 录录 第一部分第一部分 SJ8002C EDA 硬件测试平台简介SJ8002C EDA 硬件测试平台简介 一、EDA 硬件测试平台系统组成 . 2 二、主要性能指标 . 3 三、EDA 硬件测试平台 . 4 第二部分第二部分 FPGA 测试验证仪实验软件说明FPGA 测试验证仪实验软件说明 一、 运行环境及硬件要求 . 12 二、软件说明 . 12 2第一部分 SJ8002C EDA 硬件测试平台简介 SJ8002C EDA 硬件测试平台是电子科技大学研制，获得 2001

2、年国家教育部教学成果二等奖 ，除在本校用于本专科学生实验外，已在华北电力大学、南京邮电学院、西华大学、四川理工学院、乐山师范学院等高校推广使用。 EDA 硬件测试平台基于虚拟仪器原理，其主板包 FPGA 开发板、EDA 实验板、硬件 DDS 信号源模块等，可以完成 CPLD/FPGA 的多种电路设计和硬件实验，特别是提供了电路的测试验证功能。此外还有多波形信号源、任意波形信号源、数字存储示波器、交直流电压表和频率计等多种虚拟仪器，能进行基本电参数、信号的时域和频域测试实验。EDA 硬件测试平台应用范围广、开放性好、可扩展性强，进行验证性、设计性和综合应用性的实验。 一、一、EDA 硬件测试平台

3、系统组成硬件测试平台系统组成 实验系统硬件的组成包含三个部分： （1）实验箱主板，具有数据采集、信号产生、定时计数、与计算机进行数据通信等多种功能。 （2）转接板。 （3）FPGA 开发板。 （4）EDA 实验板。（5）通用的个人计算机（另配） ，具有运行图形化编程软件的能力如图 11 所示。此外，实验中根据需要可以再配备一些辅助仪器，如通用示波器、信号源等。 软件的组成包括二部分： （1）CPLD/FPGA 软件开发平台； （2）CPLD/FPGA 测试验证实验软件（3）实验设计实例。 FPGA两路 DDS信号源两路高速 A/D 采集计数器双积分A/D 转换EPP62芯插座逻辑分析仪电源通用

4、 计算机测试验证仪JTAGEDA实验板FPGA开发板转接板50芯插座50芯插座50芯电缆图 1 EDA 硬件测试平台的基本组成 3图 2 EDA 硬件测试平台电路板和实验箱主板 二、主要性能指标二、主要性能指标 （1）虚拟逻辑分析仪和 FPGA 测试验证仪虚拟逻辑分析仪和 FPGA 测试验证仪 ? 24 个输入输出数据通道 ? 多种采集时钟、外时钟/内时钟 ? 真值表和总线方式编辑输入 ? 波形显示/数字显示 （2）DDS 信号源信号源 波形：正弦波、方波、三角波等 16 种波形和任意波形 频率范围：10Hz 1MHz， 输出信号幅度范围：0.2V 16V 峰峰值； 通道数： 2 （3）模拟信

5、号采集模块（示波器）模拟信号采集模块（示波器） ? 采用了并行的 2 路 8 位的高速 A/D 转换器，输入模拟电压范围：-10V+10V ? 时基和伏格可调 ? 数据存储深度：30KB/通道 （4）虚拟直流电压表）虚拟直流电压表 ? 12 位双积分 A/D ? 40mV8V 档可选 ? 指针和数字两种显示方式 （5）虚拟交流电压表）虚拟交流电压表 ? 可测量有效值、峰值、平均值 ? 被测信号频率 1Hz1MHz （6）虚拟数字频率计）虚拟数字频率计 ? 可测量频率和周期，多种闸门时间和周期倍增选择 ? 测频范围：1Hz2MHz，测周范围：1s1s，。 4完成实验举例完成实验举例 ? FPGA

6、 组合译码电路设计 ? FPGA 时序电路实验 ? 静态数码管显示实验 ? 动态数码管显示电路实验 ? 全加器电路实验 ? 彩灯控制器电路实验 ? 交通灯控制器电路实验 ? 数字电子时钟实验 ? 可逆 6 位十进制计数器和显示设计 ? 数字频率计设计 ? A/D 原理和直流电压测量 ? 交流电压表原理实验 ? 数字存储示波器实验 ? 数字合成信号源实验 ? 信号的频谱分析 三、三、EDA 硬件测试平台硬件测试平台 1 测试平台简介 本测试平台包括以下部分：EDA 实验板、FPGA 实验板和转接板。其中实验箱主板与转接板相连，转接板通过 50 芯电缆与 FPGA 实验板相连。 图 3 EDA 硬

7、件测试平台 2、EDA 实验板 5图 3 EDA 实验板 实验板上包括以下电路： 1）数字信号输入： 16 个 ONOFF(K01K16)开关 8 个按键 S401S408 2）数字信号输出（显示） ： 12 个 LED 灯(D01D12)，低电平点亮 6 个 LED 7 段数码管，采用动态扫描方式，X01、X02、X03、X04、X05、X06 为位选信号，低有效，A、B、G 为 7 段码，DP 为小数点，均为低有效。 。 3）EDA 实验板组成示意图及其使用说明 ? 组成示意图 按键按键S405 key8S406 key7S407 key6S408 key5S401 key4S402 ke

8、y3S403 key2S404 key1按键区按键按键按键按键按键按键X01X06X05X04X03X02GNDVCCGNDVCC数码管显示区电源 指示灯开关区D01D02D03D04D05D06D07D08D09D10D11D12K01K02K03K05K07K09K11K13K15K04K06K08K10K12K14K16LED显示区K01K16D01D12KEY8KEY1X01AX06G DPJ001J002J100J200J101J201电源插座1电源插座21脚1脚J110J130J200J240图 4 EDA 实验板组成示意图 ? 使用说明 序号 名称 编号 说明 注释 1 J110

9、 LED 灯插座 D01D12 接低电平，对应的 LED 灯亮。 2 J130 开关插座 K01K16 开关向下接通，对应插针为低电6平。 开关向上断开，对应插针为高电平。 3 J200 数码管插座 X01X06，AG，DP 数码管从左至右为 X01 到 X06。X01X06 低电平时选中相关数码管。 AG，DP 接低电平时亮。 4 J240 按键插座 KEY1KEY8 按键按下，相关插针为低电平。（ 对 应 关 系 ： key8S405 ；Key7S406 ， Key6S407 ；Key5S408，Key4S401； Key3S402 ， Key2S403 ；Key1S404） 5 J100

10、、J101、J200、J201 每个插座提供 17 个引脚，与 FPGA 相连 每一行的两个引脚定义相同 6 电源插座 1 与电源插座2相连， 1脚接GND，2 脚接 VCC（正 5V） 。 7 电源插座 2 与电源插座1相连， 1脚接GND，2 脚接 VCC（正 5V） 。 2、FPGA 实验板 图 5 FPGA 开发板 实验板上包括以下部分： 1) FPGA 芯片：ALTERA 公司 Cyclone 芯片，基于 1.5V，0.13um 及全层铜 SRAM 工艺，密度增加至 20060 个逻辑元件（LE） ，RAM 增加至 288Kb，有两个 PLL 电路。 2) 功能说明 ? 通过晶振，产

11、生 1M 的时钟信号，并作为 FPGA 的 PLL1 电路的输入信号； ? 提供 JTAG 接口，通过 JTAG 电缆与计算机相连，接收 FPGA 配置信息； 7? FPGA 正常工作需外部提供 5V 电压； ? J1 和 J4 的电源插座既可接入外部的电源，也可向外部提供 5V 电压。 ? 向外部提供了 140 个 I/O 接口。 3) FPGA 实验板的组成示意图及其使用说明： ? 组成示意图 JTAGY1D03D023.3V指示灯VCC指示灯1脚J1GNDVCC2脚电源插座11脚J4GNDVCC2脚电源插座21M 晶振FPGA 型号：ALTERA EP1C6Q240C8NJP101JP2

12、01JP202J102JP301J00311111122222233333344444450505050494949 4933333434通过50芯电 缆与转接板 的J002相连图 6 FPGA 开发板组成示意图 ? FPGA 向外部提供的接口 JP101 给用户提供了 46 个 I/0 引脚，其中有的定义 插座编号 定义 引脚编号定义 引脚编号定义 1 GND 19 FPGA 第 49 脚 37 FPGA 第 17 脚 2 GND 20 FPGA 第 50 脚 38 FPGA 第 18 脚 3 FPGA 第 67 脚 21 FPGA 第 47 脚 39 FPGA 第 15 脚 4 FPGA

13、第 68 脚 22 FPGA 第 48 脚 40 FPGA 第 16 脚 5 FPGA 第 65 脚 23 FPGA 第 45 脚 41 FPGA 第 13 脚 6 FPGA 第 66 脚 24 FPGA 第 46 脚 42 FPGA 第 14 脚 7 FPGA 第 63 脚 25 FPGA 第 43 脚 43 FPGA 第 11 脚 8 FPGA 第 64 脚 26 FPGA 第 44 脚 44 FPGA 第 12 脚 9 FPGA 第 61 脚 27 FPGA 第 41 脚 45 FPGA 第 7 脚 10 FPGA 第 62 脚 28 FPGA 第 42 脚 46 FPGA 第 8 脚

14、11 FPGA 第 59 脚 29 FPGA 第 38 脚 47 FPGA 第 5 脚 12 FPGA 第 60 脚 30 FPGA 第 39 脚 48 FPGA 第 6 脚 813 FPGA 第 57 脚 31 无 49 FPGA 第 3 脚 14 FPGA 第 58 脚 32 BCLK（FPGA28脚） 50 FPGA 第 4 脚 15 FPGA 第 55 脚 33 FPGA 第 21 脚 16 FPGA 第 56 脚 34 FPGA 第 23 脚 17 FPGA 第 53 脚 35 FPGA 第 19 脚 18 FPGA 第 54 脚 36 FPGA 第 20 脚 JP301 的定义 引

15、脚编号 定义 引脚编号定义 引脚编号定义 1 GND 19 FPGA 第 219 脚 37 FPGA 第 197 脚 2 FPGA 第 2 脚 20 FPGA 第 220 脚 38 FPGA 第 198 脚 3 FPGA 第 239 脚 21 FPGA 第 217 脚 39 FPGA 第 195 脚 4 FPGA 第 240 脚 22 FPGA 第 217 脚 40 FPGA 第 196 脚 5 FPGA 第 237 脚 23 FPGA 第 215 脚 41 FPGA 第 193 脚 6 FPGA 第 238 脚 24 FPGA 第 216 脚 42 FPGA 第 194 脚 7 FPGA 第 235 脚 25 FPGA 第 213 脚 43 FPGA 第 187 脚 8 FPGA 第 236 脚 26 FPGA 第 214 脚 44 FPGA 第 188 脚 9 FPGA 第 233 脚 27 FPGA 第 207 脚 45 FPGA 第 185 脚 10 FP