《级数字电子技术逻辑门电路》由会员分享，可在线阅读，更多相关《级数字电子技术逻辑门电路（73页珍藏版）》请在金锄头文库上搜索。
1、EXIT逻辑门电路EXIT概 述第 3 章 逻辑门电路三极管的开关特性TTL 集成逻辑门 CMOS 集成逻辑门集成逻辑门的应用本章小结EXIT逻辑门电路EXIT3.1 概 述主要要求： 了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。 EXIT逻辑门电路EXITTTL 即 Transistor-Transistor Logic CMOS 即 Complementary Metal-Oxide-Semiconductor 一、门电路的作用和常用类型 按功能特点不同分 普通门 (推拉式输出) CMOS 传输门 输出 开路门 三态门 门电路 (Gate Circuit)指用以实现
2、基本逻辑关系和 常用复合逻辑关系的电子电路。是构成数字电路的基本单元之一按逻辑功能不同分 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分 TTL 集成门电路 CMOS 集成门电路 输入端和输出端都用 三极管的逻辑门电路。 用互补对称 MOS 管构成的逻辑门电路。 EXIT逻辑门电路EXIT二、高电平和低电平的含义 高电平和低电平为某规定范围的电位值，而非一固定值。高电平信号是多大的信号？低 电平信号又是多大的信号？10高电平低电平01高电平低电平正逻辑体制负逻辑体制由门电路种类等决定 EXIT逻辑门电路EXIT主要要求： 理解三极管的开关特性。 掌握三极管开关工作的条件。
3、 3.2 三极管的开关特性EXIT逻辑门电路EXIT三极管为什么能用作开关？ 怎样控制它的开和关？当输入 uI 为低电平，使uBE Uth 时，三极管开始导通，iB 0，三极管工作于放大 导通状态。EXIT逻辑门电路EXITIC(sat)QA uCEUCE(sat)OiCMNIB(sat)TS临界饱和线 饱 和 区放大区一、三极管的开关作用及其条件 截止区uBE IB(sat)因为 iB =IHB-0.7 VU R所以求得 RB ton二、三极管的动态开关特性 开关时间主要由于电 荷存储效应引起，要提高 开关速度，必须降低三极 管饱和深度，加速基区存 储电荷的消散。EXIT逻辑门电路EXITC
4、 E B SBD B C E 在普通三极管的基极和集电极之间并 接一个肖特基势垒二极管(简称 SBD) 。BC SBD抗饱和三极管的开关速度高 没有电荷存储效应 SBD 的导通电压只有 0.4 V 而非 0.7 V，因此 UBC = 0.4 V 时，SBD 便导通，使UBC 钳在 0.4 V 上，降低了饱和深度。三、抗饱和三极管简介EXIT逻辑门电路EXIT主要要求： 了解 TTL 与非门的组成和工作原理。了解 TTL 集成逻辑门的主要参数和使用常识。3.3 TTL 集成逻辑门 掌握 TTL 基本门的逻辑功能和主要外特性。了解集电极开路门和三态门的逻辑功能和应用。EXIT逻辑门电路EXITA
5、BCV1V2V3 V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC +5V输入级中间倒相级输出级STTL系列与非门电路逻辑符号8.2 k900 50 3.5 k500 250 V1V2V3V5V6一、TTL 与非门的基本组成与外特性 (一)典型 TTL 与非门电路除V4外，采 用了抗饱和三极 管，用以提高门 电路工作速度。 V4不会工作于饱 和状态，因此用 普通三极管。输入级主要由多发射极管 V1 和基 极电阻 R1 组成，用以实现输入变量 A 、B、C 的与运算。VD1 VD3 为输入钳位二极管，用以 抑制输入端出现的负极性干扰。正常信 号输入时，VD1 VD3
6、不工作，当输入的 负极性干扰电压大于二极管导通电压时 ，二极管导通，输入端负电压被钳在 - 0.7 V上，这不但抑制了输入端的负极性 干扰，对 V1 还有保护作用。 中间级起倒相放大作 用，V2 集电极 C2 和发射极E2 同时输出两个逻辑电平 相反的信号，分别驱动 V3 和 V5。RB、RC 和 V6 构成有 源泄放电路，用以减小 V5 管开关时间，从而提高门 电路工作速度。 输出级 由 V3、V4、 R4、R5和V5 组成。其中V3 和 V4 构 成复合管， 与 V5 构成推 拉式输出结 构，提高了 负载能力。 EXIT逻辑门电路EXITVD1 VD3 在正常信号输入时不工作，因此下面的分
7、析中不予考虑。RB、RC 和V6 所构成的有源泄放电路的作用是提高开关速度，它们不影响与非门的逻辑功能，因此下面的工作原理分析中也不予考虑。因为抗饱和三极管 V1 的集电结导通电压为 0.4 V ，而 V2、V5 发射结导通电 压为 0.7 V，因此要使 V1 集 电结和 V2、V5 发射结导通 ，必须 uB1 1.8 V。 0.3 V 3.6 V 3.6 V 输入端有一个或数个为低电平时，输出高电平。输入低电平端对应的发射结 导通，uB1= 0.7 V + 0.3 V = 1 V V1管其他发射结因反偏而截止。1 V这时 V2、V5 截止。 V2 截止 使 V1 集电极等效电阻很大，使 IB
8、1 IB1(sat) ，V1 深度饱和。V2 截止使 uC2 VCC = 5 V，5 V因此，输入有低电平时，输出为高电平。截止截止深度 饱和V3 微饱和，V4 放大工作。 uY = 5V - 0.7 V - 0.7 V = 3.6 V 电路输出为高电平。微饱和 放大(二)TTL 与非门的工作原理 EXIT逻辑门电路EXIT综上所述,该电路实现了与非逻辑功能,即3.6 V 3.6 V 3.6 V因此，V1 发射结反偏而集电极 正偏，称处于倒置放大状态。1.8 V这时 V2、V5 饱和。uC2 = UCE2(sat) + uBE5= 0.3 V + 0.7 V = 1 V 使 V3 导通，而 V
9、4 截止。1 VuY = UCE5(sat) 0.3 V输出为低电平因此，输入均为高电平时，输出为低电平。 0.3 VV4 截止使 V5 的等效集电极 电阻很大，使 IB5 IB5(sat) ，因 此 V5 深度饱和。倒置放大饱 和饱和截止导通TTL 电路输入端悬 空时相当于输入高电平。 输入均为高电平时，输出低电平VCC 经 R1 使 V1 集电结和 V2、 V5 发射结导通，使uB1 = 1.8 V。深注意2. TTL与非门的工作原理 EXIT逻辑门电路EXIT电压传输特性测试电路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL与非门电压传输特性曲线
10、(三) TTL 与非门的外特性及主要参数 1. 电压传输特性和噪声容限 输出电压随输入电压变化的特性 uI 较小时工作于AB 段 ，这时 V2、V5 截止，V3、 V4 导通，输出恒为高电平 ，UOH 3.6V，称与非门 工作在截止区或处于关门 状态。 uI 较大时工作于 BC 段，这时 V2、V5 工作于 放大区， uI 的微小增大 引起 uO 急剧下降，称与 非门工作在转折区。 uI 很大时工作于 CD 段， 这时 V2、V5 饱和，输出恒为 低电平，UOL 0.3V，称与非 门工作在饱和区或处于开门状 态。 电压传输特性测试电路0uO/VuI/V0.31.02.03.03.61.02.0
11、ACDBUOHUOLSTTL与非门电压传输特性曲线 饱和区：与非门 处于开门状态。 截止区：与非门 处于关门状态。 转折区 EXIT逻辑门电路EXIT下面介绍与电压传输特 性有关的主要参数：有关参数 0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL电压传输特性曲线标准高电平 USH 当 uO USH 时，则认为输出高 电平，通常取 USH = 3 V。 标准低电平 USL 当 uO USL 时，则认为输出低 电平，通常取 USL = 0.3 V。 关门电平 UOFF 保证输出不小于标准高电平USH 时,允许的输入低电平的最大值。 开门电平 UON 保证输出不高于
12、标准低电平USL 时,允许的输入高电平的最小值。 阈值电压 UTH 转折区中点对应的输入电压， 又称门槛电平。USH = 3VUSL = 0.3V UOFFUONUTH近似分析时认为： uI UTH，则与非门开通，输出低电平UOL； uI RON 时，相应输入端相当 于输入高电平。对 STTL 系列，RON 2.1 k。RONROFFUOFFEXIT逻辑门电路EXIT例 下图中，已知 ROFF 800 ，RON 3 k，试对应输入波形定性画出TTL与非门的输出波形。(a)(b)tA0.3 V3.6 VO不同 TTL 系列， RON、 ROFF 不同。相应输入端相当于输入低电平， 也即相当于输入
13、逻辑 0 。逻辑0因此 Ya 输出恒为高电平 UOH 。相应输入端相当于输入高电平， 也即相当于输入逻辑 1 。逻辑1因此，可画出波形如图所示。YbtOYatUOHO解：图(a)中，RI = 300 RON 3 kEXIT逻辑门电路EXIT3. 负载能力 负载电流流入与 非门的输出端。 负载电流从与非门 的输出端流向外负载。负载电流流入驱动门IOL负载电流流出驱动门IOH输入均为 高电平 输入有 低电平 输出为低电平 输出为高电平 灌电流负载拉电流负载不管是灌电流负载还是拉电流负载，负载 电流都不能超过其最大允许电流，否则将导致 电路不能正常工作，甚至烧坏门电路。实用中常用扇出系数 NOL 表
14、示电路负载能力。门电路输出低电平时允许带同类门电路的个数。 通常按照负 载电流的流向将 与非门负载分为 灌电流负载 拉电流负载 EXIT逻辑门电路EXIT由于三极管存在开关时间，元、器件 及连线存在一定的寄生电容，因此输入矩 形脉冲时，输出脉冲将延迟一定时间。 输入信号UOm0.5 UOm0.5 UImUIm输出信号4. 传输延迟时间 输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom 处间隔的时间称截止延迟时间 tPLH。 输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom 处间隔的时间称导通延迟时间 tPHL。平均传输延迟时间 tpd tPHLtPL
15、Htpd 越小，则门电 路开关速度越高，工 作频率越高。 0.5 UIm0.5 UOmEXIT逻辑门电路EXIT5. 功耗-延迟积 常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称功耗 延迟积)来综合评价门电路的性能，即M = P tpd 性能优越的门电路应具有功耗低、工作速度高的特点，然而这两者矛盾。 M 又称品质因素，值越小，说明综合性能越好。 EXIT逻辑门电路EXIT使用时需外接 上拉电阻 RL 即 Open collector gate，简称 OC 门。 常用的有集电极开路与非门、三态门、或非门、与 或非门和异或门等。它们都是在与非门基础上发展出来 的，TTL 与非门的上述特性
16、对这些门电路大多适用。 VC 可以等于 VCC 也可不等于 VCC 二、其他功能的 TTL 门电路 (一)集电极开路与非门 1. 电路、逻辑符号和工作原理 输入都为高电平时，V2 和 V5 饱和导通，输出 为低电平 UOL 0.3 V 。输入有低电平时，V2 和 V5 截止，输出为高电平 UOH VC 。因此具有与非功能。 工作原理 OC门EXIT逻辑门电路EXIT相当于与门作用。因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 Y2。2. 应用 (1) 实现线与两个或多个 OC 门的输出端直接相连， 相当于将这些输出信号相与，称为线与。 Y只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。注意EXIT逻
