《低1f噪声LDO的研究与设计》由会员分享，可在线阅读，更多相关《低1f噪声LDO的研究与设计（63页珍藏版）》请在金锄头文库上搜索。
1、华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 摘 要 在便携设备及工业自动化系统中，往往需要多颗电源芯片提供电能并进行功耗管理，其中 LDO 和 DC-DC 是应用最广泛的两种电压转换器。 LDO 由来已久， 早在三极管时代， 就已经有使用 NPN 达林顿管作调整管的形式。随着集成电路技术的发展，LDO 大量地采用 MOS 工艺制作，并在转换效率、负载能力和芯片尺寸上取得突破，较高的性价比和简单的应用方案使其在小功率、降压领域独占鳌头。然而，随着晶体管尺寸的减小和信号幅度的降低，电源的噪声逐渐突出，影响着系统的性能，而且对较低频率的噪声成分，无法
2、有效滤除。在高精度A/D 转换器、专业音频系统、射频电路和精密医疗系统中，必须要考虑电源的低频噪声。 本文所作研究目的在于减少经典 LDO 中的低频噪声，尤其是 1/f 噪声，并在环路设计、负载瞬态响应、电源抑制比等方面进行了考虑。本研究过程如下：首先分析 LDO 电路的主要噪声来源，选择适合应用的降噪方案；然后针对目标系统的应用需求，使用数学模型对方案中的参数进行定量分析；最后依据模型参数的结果进行LDO 整体电路的设计，并列出仿真波形和数据分析结果。 本研究中， 器件模型参数使用HHNEC CL250 CMOS工艺， 系统建模使用Matlab，仿真使用 Cadence 平台的 Virtuo
3、so 工具。研究设计结果表明，低 1/f 噪声 LDO 在斩波频率为 512KHz 和 1MHz 时， 10Hz100KHz 内 RMS 输出噪声电压分别为 55.75uV和 47.13uV，均达到了小于 59.6uV 的噪声指标。 关键词：低压差线性稳压器 CMOS 噪声 闪烁噪声 信噪比 I华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 Abstract In portable equipments as well as industrial and automatic systems, several voltage regulating c
4、hips are needed to power the system and take power management function. LDO and DC-DC convertor are two main kinds of forms among voltage regulating techniques. LDO started early since the age of bipolar transistors, and used NPN Darlington pass transistor. As the semiconductor technology developing
5、, LDO turned to MOS design and made progress in efficiency, load capacity and die size. High performance/price ratio and simple application let it ranked first in the low power area. However, along with the scaling down of MOS transistors and decreasing of signal amplitude, power supply noise is deg
6、enerating system performance, and the trouble is that low frequency noise can not be effectively filtered. In the high accuracy A/D convertors, specialized audio processing systems, RF circuits and precise medical equipments, noise from power supply should be took into account. The proposed research
7、 aims to reduce low frequency noise, especially, the 1/f noise in the classical LDO. Also, loop compensation, load transient response and PSRR are the design considerations. The research process takes as follows: first, analyze and find the major factor that causes LDO noise, choose suitable noise r
8、educing method; then, according to system demands, executes quantitative analysis by mathematic modeling to determine design parameters; at last, design whole circuits and perform simulation and data analysis. The research uses device models of HHNEC CL250 CMOS technique, Matlab soft for modeling, a
9、nd Cadence Virtuoso for circuit verification. Simulation results confirm that the proposed low 1/f noise LDO respectively have a RMS output noise voltage of 55.75uV at the chopping frequency of 512KHz, and 47.13uV at 1MHz, which both fulfill design target that below 59.6uV. Keywords: LDO CMOS Noise
10、1/f Noise SNR II独 创 性 声 明 本人声明所呈交的学位论文是我个人在导师的指导下进行的研究工作及取得的研究成果。尽我所知，除文中已标明引用的内容外，本论文不包含任何其他人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名： 2009 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库
11、进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保 密，在_年解密后适用本授权书。 本论文属于 不保密。 (请在以上方框内打“”) 学位论文作者签名： 指导教师签名： 2009 年 月 日 2009 年 月 日 华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 1 绪 论 1.1 LDO的发展趋势及挑战 便携式电子设备、工业和自动化应用不断推动着电源管理芯片市场发展。在众多的电源转换方式中，低压差线性稳压器（Low Dropout Regulator，LDO）以其高集成度、高性价比、低噪声和应用简单博得工程设计者的青睐。据赛迪顾问
12、 2008 年的统计数据，LDO 在整个国内电源芯片市场占到了 20.2%，远高于其他电源变换形式，这个比例还不包括电源管理单元（Power Management Unit，PMU）中集成的片内LDO。虽然受金融危机和行业疲软的影响，2008 年第四季度全球功率半导体市场下降了 19.8%，但随着我国 3G 网络通讯的展开以及绿色电源概念的推广，国内的电源IC 仍有强劲的增长潜力。 纵观 LDO 的发展历史，从最开始庞大体积还需外接 MOS 管的分离芯片到现在片上集成无需外接电容的 Cap-free 型 IP，可以把 LDO 的发展趋势归结为以下几点： 1）更强的负载驱动能力：设备越来越微型化
13、，系统却越来越复杂化，对电能的总体需求在不断上升，因此 LDO 的负载能力要跟得上设备的需求。 2）更高的电源转换效率：效率是绿色能源的核心概念，LDO 的效率并不高，但是随着设计方法的改进，压差电压和静态电流可以降到很低，总体效率已经接近DC-DC 变换器1。 3）更好的负载响应能力：随着数字电路的工作电压不断降低，噪声容限电平越来越小，这种情况下必须要减小负载变化时引起 LDO 输出电压过冲的量；此外，输出电压受负载变化干扰时，要求调整器能在短时间内恢复。 4）更低的输出噪声电压：在一些对噪声敏感的应用场合，如 PLL，特别规定了电源噪声允许的量值。尽管 LDO 自噪声已经很低，进一步减少
14、输出噪声的趋势持续存在2。 1华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 5）更小的芯片占用面积：更小的芯片尺寸可以使封装后体积较小，也有利于作为模拟 IP 集成到 PMU 和 SoC 芯片上3。 随着 CMOS 尺寸按照摩尔定律发展，以上大部分趋势可以在这种趋势中取得优势，唯独减少输出噪声与此是完全矛盾的。CMOS 器件的噪声主要是 1/f 噪声和热噪声，而在低频时，1/f 噪声是 CMOS 器件噪声的主要来源4，噪声电压可以表示为 fWLCKVOXn12= （1-1） 式（1-1）中K是噪声系数，与工艺有关，COX为单位面积的栅氧化层电容，
15、WL为器件的面积。该式说明噪声电压的平方是与器件尺寸成反比的量。噪声电压也可以换算后用噪声电流表示器件噪声特性5。笔者使用Matlab工具，以尺寸、跨导和频率为独立变量，使用1/f噪声和热噪声的简化模型，对HHNEC CL250 CMOS工艺中的3.3V NMOS器件的输出噪声电流进行模拟，结果如图1-1 2华 中 科 技 大 学 硕 士 学 位 论 文华 中 科 技 大 学 硕 士 学 位 论 文 图图 1-1 Matlab 模拟的 CMOS 器件输出噪声电流模拟图 三层曲面从上至下分别是器件宽长比为0.25/0.25、0.8/0.8、2/2的情况，单位为um。图1-1说明，尺寸越小、跨导越
16、大、频率越低，器件的噪声电流就会越大。所以说，器件尺寸的减小增加了电路低噪声设计的难度。 另一方面，为降低功耗，电路的工作电压越来越低，信号可用的电压域变窄，相对不减反增的噪声，系统的SNR大大恶化6。结合以上两方面，对噪声的考虑不仅在应用系统本身，电源也责无旁贷。在这种趋势下，设计更低噪声的LDO是值得研究的课题。 1.2 课题研究目标 低噪声LDO具有广泛的应用背景， 可以用于高精度A/D转换器、 专业音频系统、射频电路和精密医疗系统等。本课题针对一个24bit、192KHz的音频采样系统的处理前端，通过分析电源噪声对其信噪比的影响，证明采用传统LDO为其供电已不能满足系统要求，必须进行低噪声LDO的设计。 图图 1-2 音频采样系统处理前端 如图1-2所示，系统对被采集的声音信号，先经过放大器增强，再通过低通滤波器滤除带外噪声，得到的信号进入ADC数字
