双路输入多服务线路卡自适应时钟转换器

《双路输入多服务线路卡自适应时钟转换器》由会员分享，可在线阅读，更多相关《双路输入多服务线路卡自适应时钟转换器（92页珍藏版）》请在金锄头文库上搜索。

1、 功能框图REFERENCE INPUT AND MONITOR MUXSTATUS AND CONTROL PINSSERIAL INTERFACE (SPI OR I2C)EEPROMDIGITAL PLLCLOCK MULTIPLIERSTABLE SOURCEAD9557ANALOG PLLCHANNEL 0 DIVIDERCHANNEL 1 DIVIDER3 TO 11 HF DIVIDER 03 TO 11 HF DIVIDER 109197-001图1.双路输入多服务线路卡 自适应时钟转换器产品特性 在保持模式下稳定性支持GR-1244 Stratum 3 支持平稳的参考切换，几

2、乎不会干扰输出相位 支持Telcordia GR-253抖动产生、转换和容差，适用于SONET/ SDH至OC-192系统 支持ITU-T G.8262同步以太网从时钟 支持ITU-T G.823、G.824、G.825和G.8261 自动/手动保持和参考切换 2种参考输入方式(单端或差分) 输入参考频率：2 kHz至1,250 MHz 参考验证和频率监控(1 ppm) 可编程设置输入参考的切换优先级 20位可编程输入参考分频器 2对时钟输出引脚，每对引脚均可配置为1单路差分LVDS/HSTL 输出或2路单端CMOS输出 输出频率：360 kHz至1,250 MHz 数字PLL集成可编程17位

3、整数和24位小数反馈分频器 可编程数字环路滤波器涵盖0.1 Hz至5 kHz的环路带宽(对于 705 MHz时，必须启用参考输入2分频模块 LVDS输入 0.002 750 MHz fIN 705 MHz时，必须启用参考输入2分频模块 最小输入压摆率 40 保证抖动性能的最低限值 共模输入电压 交流耦合 1.9 2 2.1 V 内部产生 直流耦合 1.0 2.4 V 差分输入电压灵敏度 mV fIN 800 MHz 240 mV fIN 800 - 1050 MHz 320 mV fIN 800 - 1250 MHz 400 mV 差分输入电压迟滞 58 100 mV 输入电阻 21 k 输入

4、电容 3 pF 高电平最小脉冲宽度 LVPECL 390 ps LVDS 640 ps 低电平最小脉冲宽度 LVPECL 390 ps LVDS 640 ps 单端操作 频率范围(CMOS) 0.002 300 MHz 最小输入压摆率 40 保证抖动性能的最低限值 输入高电平(VIH) 1.2 V至1.5 V阈值设置1.0 V 1.8 V至2.5 V阈值设置1.4 V 3.0 V至3.3 V阈值设置2.0 V 输入低电平(VIL) 1.2 V至1.5 V阈值设置 0.35 V 1.8 V至2.5 V阈值设置 0.5 V 3.0 V至3.3 V阈值设置 1.0 V 输入电阻 47 k 输入电容

5、3 pF 高电平最小脉冲宽度 1.5 ns 低电平最小脉冲宽度 1.5 ns AD9557确保逻辑电平切换所需的最小引脚差分电压；任一引脚的瞬时电压不得超过供电轨 Rev. A | Page 8 of 92 参考监控器表8. 参数最小值 典型值 最大值 单位 测试条件/注释 参考监控器 参考监控器 参考丢失检测时间 1.1 DPLL PFD 周期标称鉴相器周期 = R/fREF1 频率超范围限值 2 105 f/fREF (ppm) 验证定时器 0.001 65.535 秒以1 ms增量可编程参考切换规格表9. 参数最小值 典型值 最大值 单位 测试条件/注释 参考切换规格 最大输出相位扰动

6、(相位补偿切换)50 Hz DPLL环路带宽 对自动和手动参考切换有效 峰值 0 100 ps 稳态 0 100 ps 2 kHz DPLL环路带宽 对自动和手动参考切换有效 峰值 0 250 ps 稳态 0 100 ps 切换到新参考所需的时间 相位补偿切换 1.1 DPLL PFD 周期AD9557可编程(下限取决于系统时钟SYSCLK的质量)； SYSCLK精度必须优于下限 1 f REF为所用参考的频率；R为R分频器决定的分频系数。假设参考无抖动；满足Telcordia GR-1244- CORE要求；对于所有有效参考，选择高相位 裕量基本环路滤波器位(寄存器0x070E的Bit 0)

7、设为1 使用标称鉴相器周期计算(NPDP = R/fREF)； 所需的总时间等于该时间加上参考验证时 间和锁定新参考所需的时间 Rev. A | Page 9 of 92 分配时钟输出表10. 参数 最小值典型值最大值单位测试条件/注释 HSTL模式 输出频率0.36 1250 MHz 上升/下降时间(20%至80%)1 140 250 ps 输出引脚上接100 端接电阻 占空比 最高fOUT= 700 MHz45 48 52 % 最高fOUT= 750 MHz42 48 53 % 最高fOUT= 1250 MHz 43 % 差分输出电压摆幅700 950 1200 mV 引脚上的电压幅度；输

8、出驱动器为静态 共模输出电压700 870 960 mV 输出驱动器为静态 LVDS模式 输出频率 0.36 1250 MHz 上升/下降时间(20%至80%)1 185 280 ps 输出对上接100 端接电阻 占空比 最高fOUT= 750 MHz44 48 53 % 最高fOUT= 800 MHz 43 47 53 % 最高fOUT= 1250 MHz 43 % 差分输出电压摆幅 平衡，VOD 247 454 mV 输出引脚之间的电压摆幅；输出驱动器为静态 未平衡，VOD 50 mV 正常引脚与反相引脚的电压摆幅之间的绝对差； 输出驱动器为静态 失调电压 共模，VOS 1.125 1.2

9、6 1.375 V 输出驱动器为静态 共模差，VOS 50 mV 引脚之间的电压差；输出驱动器为静态 短路输出电流13 24 mA 输出驱动器为静态 CMOS模式 输出频率 1.8 V电源 0.36 150 MHz 10 pF负载 3.3 V电源(OUT0) 强驱动强度设置 0.36 250 MHz 10 pF负载 弱驱动强度设置 0.36 25 MHz 10 pF负载 上升/下降时间(20%至80%)1 1.8 V电源 1.5 3 ns 10 pF负载 3.3 V电源 强驱动强度设置 0.4 0.6 ns 10 pF负载 弱驱动强度设置 8 ns 10 pF负载 占空比 1.8 V模式 50

10、 % 10 pF负载 3.3 V强模式 47 % 10 pF负载 3.3 V弱模式 51 % 10 pF负载 输出高电平(VOH) 输出驱动器为静态；强驱动强度 AVDD3 = 3.3 V, IOH = 10 mAAVDD3 0.3 V AVDD3 = 3.3 V, IOH = 1 mAAVDD3 0.1 V AVDD3 = 1.8 V, IOH = 1 mA AVDD 0.2 V 输出低电平(VOL) 输出驱动器为静态；强驱动强度 AVDD3 = 3.3 V, IOL = 10 mA 0.3 V AVDD3 = 3.3 V, IOL = 1 mA 0.1 V AVDD3 = 3.3 V, I

11、OL = 1 mA 0.1 V AD9557Rev. A | Page 10 of 92 最小值参数典型值 最大值 单位 测试条件/注释 输出时序偏斜 10 pF负载 OUT0与OUT1之间 10 70 ps 两个驱动器均为HSTL模式；仅上升沿； 任意分频值 改变一个驱动器的逻辑类型 时，该驱动器上的额外延迟HSTL至LVDS 5 +1 +5 ps 正值表示LVDS边沿相对于HSTL延迟 HSTL至1.8 V CMOS 5 0 +5 ps 正值表示CMOS边沿相对于HSTL延迟 OUT1 HSTL至OUT0 3.3 V CMOS， 强模式 3.53 3.59 ns CMOS边沿相对于HSTL

12、延迟 数字功能的持续时间表11. 参数最小值典型值 最大值 单位 测试条件/注释 数字功能的持续时间 EEPROM至寄存器下载时间 13 20 ms 使用默认EEPROM存储序列 (参见寄存器0x0E10至寄存器0x0E3F) 寄存器至EEPROM上传时间 138 145 ms 使用默认EEPROM存储序列 (参见寄存器0x0E10至寄存器0x0E3F) 最短关断退出时间 1 ms 从关断退出到系统时钟锁定检测的时间 AD95571 所列值是相对于较慢的边沿(上升或下降)而言。 Rev. A | Page 11 of 92 数字PLL表12. 参数最小值 典型值 最大值 单位 测试条件/注释

13、数字PLL 鉴频鉴相器(PFD)输入频率范围2 100 kHz 环路带宽0.1 2000 Hz 可编程设计参数 相位裕量 30 89 度可编程设计参数 闭环峰化 0.1 dB 可编程设计参数；可以对器件进行编程以实现 小于0.1 dB的峰化，达到Telcordia GR-253抖动 传递要求 参考输入(R)分频系数 1 220 1, 2, , 1,048,576 整数反馈(N1)分频系数 180 217 180, 181, , 131,072 小数反馈分频比 0 0.999 最大值： 16,777,215/16,777,216 数字PLL锁定检测表13. 参数最小值 典型值 最大值 单位 测试

14、条件/注释 锁相检测器 阈值编程范围 0.001 65.5 ns 阈值分辨率 1 ps 锁频检测器 阈值编程范围 0.001 16,700 ns 参考与反馈周期差 阈值分辨率 1 ps 保持规格表14. 参数最小值 典型值 最大值 单位 测试条件/注释 保持规格 初始频率精度 0.01 ppm 不包括SYSCLK源的频率漂移；不包括进入 保持模式前输入参考的频率漂移；符合 GR-1244 Stratum 3标准 AD9557Rev. A | Page 12 of 92 串行端口规格SPI模式表15. 参数最小值典型值最大值单位测试条件/注释 CS 输入逻辑1电压2.2 V 输入逻辑0电压 1.2 V 输入逻辑1电流 44 A 输入逻辑0电流 88 A 输入电容 2 pF SCLK 内置30 k下拉电阻。 输入逻辑1电压2.2 V 输入逻辑0电压 0.8 1.2 V 输入逻辑1电流 200 A 输入逻辑0电流 1 A 输入电容 2 pF SDIO 用作输入 输入逻辑1电压2.2 V 输入逻辑0电压 1.2 V 输入逻辑1电流 1 A 输入逻辑0电流 1 A 输入电容 2 pF 用作输出 输出逻辑1电压 DVDD3 0.6 V 1 mA负载电流 输出逻辑0电压 0.4 V 1 mA负载电流 SD