《基于max_plus_软件平台设计数字频率计》由会员分享，可在线阅读，更多相关《基于max_plus_软件平台设计数字频率计（4页珍藏版）》请在金锄头文库上搜索。
1、第3卷第2期 2以抖年6月石家庄伙路工租职业技术学院学报JO URN ALOFSH UIAZ HU ANG创STIT UT EOFR AIL场映y E NGI NEE R川GVo1.3N02JU n C.2 0 04基于M AX+PLU Sn软件平台设计数字频率计牟杆玉)杨亚晶2)陈玉增3)(石家庄伙道学院l河北石家庄050 0 43河业嘴省1 政府来的中心3)河北科技大学2,河北石家庄0 50 018河北石家庄05(洲X 旧)摘要:应用MA X+PLUSn软件通过原理图愉入法,并且通过时序仿真,验证设计的正确性.关挂询:MA X+PLUS n原理图输入法设计中圈分类号:T P3 0文做标识码
2、:C设计八位十进制数字频率计的一种方法,粼率计文. 幼号:16 7 1一8607(2004)02一046一0 4E O A技术是现代电子设计技术的核心,它应用工具软件在计算机上完成逻辑编译,逻辑化简,逻辑优化,及仿真测试等设计,以实现既定的硬件系统功能。E DA技术使设计者的产品开发周期大大缩短,产品的性能价格比提高,从而在电子设计领域越来越广泛的应用.MAX+ PLUSn是AL TER A提供的FPG A(P LD开发集成环境,它的应用方法和设计流程对于其他的E D A工具的使用有一定的典型性。它的界面友好,简单易学,使用方便。M峨X+ PL USl l编译器支持的硬件描述语言有V HDL、
3、VER JLOGH DL和A HD L。应用MAX+PLU Sn进行设计的方法有两种:图形输入设计法和文本输入设计。图形物入法有原理图输入,状态图输入和波形图输入三种常用方法。本文介绍了应用原理图设计方法设计八位十进制数字频率计.1组率计的设计原理将被侧频率信号输入计数器,测量在一定时间内被测信号的脉冲个数。当侧频控制信号的频率选为0 . 5 Hz,测t 的计数时间为15,一此时计数器中的数值为被测信号的频率。据此,可以看出,频率计由四大部分组成:测频控制电路、计数器、锁存器、显示译码器。原理框图如图1所示。其中,计数控制信号为高电平侧频信号被测信号侧侧侧侧侧侧侧侧侧 频频频频译码电路路 控控
4、控控控控控控控 制制制制制制制制制 电电电电数码管管 路路路路路时允许计数。锁存器可以防止在计数期间频率计的显示随着计数值的增加而不断发生变化。由于锁存器的存在,图l频率计原理框图计数器即使被清霉,数码管稳定显示上一侧频周期测得收稿日期:20 03l卜1 0 作者简介:车轩玉(1973一),女,汉,助 理工程师。第2期丰杆玉,等基于MA X+PL USU软件平 台设计数字频率计的频率值。2应用原理图输入法进行设计2 . 1计数器的设计设计思路:先设计有时钟使能的两位十进制计数器,四个此类计数模块连接构成八位十进制计数器。用74 390设计有时钟使能的两位十进制计数器,应用软件中的宏功能元件库和
5、基本逻辑元件库将所需元件调入原理图编辑框,连接好后保存包装成一个元件存入库,本文将其命名为2。具体电路如图2所示。琳伪懈佃拟期狱猫冲O创户心O以叮曰巴海巡“二七上协硕河- 忍盆衅七为讨护一,图2有时钟使能的两位十进制计数器在原理 图编辑框里调入设计好的两位十进制计数器,连接构成八位十进制计数器,具体电路如所示。:,刀. , 乙”.”.ld. U泳CNT.EN石FI N汾CLR撅qr ,】Q【,一。门 1O O U t产 公qE,1叨,-.门 】一-卫竺竺二 r,笋幽上衬之匕 址州:为i岁理匕月士公亡碗”q【,翔Q E,。门】O OU !19.16 . .闷 2 3”2 0Q r,.。.1Qr,
6、二门】,OO UT2 72 4. . . . . . 3 1.加图3八位十进制计数器设计好后的八位十进制计数器保存包装成最终的计数器入库。32位锁存器的设计用八位锁存器7437 4连接成32位锁存器,保存包装成最终的锁存器入库,它的内部具体电路如内J图, 山.,二图4所示。石家庄铁路工程职业技术学院学报20 04年第2期枕白O俨甘工卜L甘. 护甘6 尸甘l丙一凡甘 甘闪附工共甘片俐阿l犯甘一闷甘卜刊甘l口N一 甘离甘一闷甘一石甘,月洲明或 乡-贺一一赎卜赘一翌二需目霉I ; l非哥日I g l刻 割 割 割弓l l哥 一目甘6甘10护甘沪r甘八r甘n r甘甲护甘们r甘19 护甘卜尸工 甘口尸甘
7、8 尸甘O 伐甘l人甘阅工 百n 刊百内甘甘l冷居19 N甘、月竹一用甘l口N叮一两甘一两甘J 理娜笼 合:二仁为喇功图4用74374连接成的3 2位锁存器2 .3码器的设计用八个7424 8连接起来,74 248是7段B C O译码器,它的输出可以直接接数码管。具体电路如图5所示。最终设计好的译码器,包装入库。沐妙_ 功己沼裂- 2二刃州公卜O出010名1呻_口闷旧门习旧月哪仍匀月娜门邢功成日_切朴朴片 比比比爵畜落4慈笋笋万万 亩亩亩亩亩亩二二二二二二八八 蠢蠢恋吕苏8吕旨忿忿忿蠢5 吕吕3吕“3 3 3 3 3蓄石吕艺3出“3 3 3 3 3吕000000 0 0、。 。重耗耗耗、.。墓
8、“。 。重 耗耗耗 .。 。墓耗耗 渊渊。可Jt t t t t霏霏1 1 1扉扉扉、 ; ; ;、卜卜曹曹、纵 舌舌。重“ ”斌斌斌弓套“ 。试试8 8 8。劣息吕巴名晏晏晏名、男台8巴各荟荟 , ,I,!。); ; ; ; ;、,I);,、图5译码器连接电路2 .4测频时序控制电路的设计频率计要正常工作需要三个控制信号:计数控制信号CNT一万N,锁存器控制信号,计数器清零信号。根据它们的时序要求,设计控制 电路。用4位二进制计数器749 3,4一1 6译码器74 15 4和RS触发器组成 电路,具体如图6所示。C 洲 T王 N比, , , , , , , , ,六刑刑厂厂, 厂下下OIN
9、N N示示示示示示示示示示示示) 诵诵厂厂厂厂, ,厂尸尸0 又昭昭叱叱叱叱叱叱叱叱叱叱叱 川礼礼 厂厂厂厂几几厂一一八O枷枷 日日日日日日日日日日日日C吃N N NC C CQ7“0 0 00 洲洲G G GIN心心喃喃G G G 去哪O飞臼臼Q Q Q味IN N N0 0 01刀习习O O O吃习闷闷0 0 01.砚砚O O O 嘴 匀匀户必泣二亡勺L( 岁山且一七士。C LRO EC侧笼R图6测频时序控制电路2 .5频率计的设计将以上设计好 的各部分连接起来,设计完成后将其保存包装,命名为s,最终频率计芯片如图7所示。将八个数码管与最终频率计芯片直接相连显示输出,9号管脚是为以后扩展留用
10、的,F一I N端输入被测信号,CLK端输入测频控制信号。通过进行逻辑仿真,测试设计项日的正确性。取F一I N的周期为4 1On s,CLK的周期为Z us,进行时序仿真,如图8所示。可以看出电路符合设计要求,显示正确。4 8OLKr一.N.,+.弓1。一0】2r6二O】36。,O】月【6一。O】S【6。.0】【吞。.0】7【6二O】et。.0】,上图7最终频率计芯片第2期车轩玉,等墓于MAX+PLU Sn软件平 台设计数字频率计u375.0u 匀8 0刀U份书. OU右田0U39 6刀U31田.ou合1飞3 F工一3 Fl l3 Fl l3 F工一3 F一一3 F4 F 一一B F帅.F -
11、I N幽卜.CU 用睁日1 6 .0 1月淤716,0】今沙e I s二0 1月沙5件.0 1峪钟416. 0】雌沙316. 0】常狰216二0!月砂,1 6.0 1硕亏 沙9图8时序仿真图3结论由此可以看出,应用MA X+PLU Sn软件,采取原理图输入法进行电路设计,从底层到顶层逐层设计,过程简单,层次清楚,设计方便快捷。各个层次的电路系统工作时序都可以进行仿真,也便于发现错误和进行修改,最后的产品是将复杂的电路用一个芯片代替,也便于产品设计的保密。(责任编辑姚媛)参考文献: l 潘松,黄继业.EDA技术实用教程IM.北京:科学出版社,200 2 2 徐志军,徐光辉编著. cpLD /Fp
12、GA的开发与应用Ml . 北京:电子工业 山版社, 20 02 .7 -1 2 3俨有日.EDA在数字集成电路设计中的应用I J I.闽西职业大学学报,。0 2. ( 1l ) :7 5一”DigitalCymomete rDesignBasedo nMA X干PLU Sl lehexuonyu,物9Y a jin才,ehen物z en才,(shi jia Z hua ng Railw叮Ins titute,)H ebeishi ji汕ua ng05 0043Hebeiunivo rsit yofseie n e ea ndT eehnolo扩)Hebei shi jia z hua ng05
13、0 0 18Hoi beiProvinci a l co ver nmentPur eha singeent e尸)Hebei shi ji山ua ng0 50000ehina )A bstr aet:ThisPa Perintr odu cesamet hodofde sig nings一b itdecima ldigitaleymome t erby graPhicim Pu t ingina PPliea t io nofMA X+pLUSII.Themet hodisPr ov ed t obeeor r eett hr0 ug hsimula tion.价ywords:MAX+PLUSllg r叩hieinPutmet hod49de sig ndigit a lCymometer
