《哈工大智能仪器课程设计_简易数字示波器设计》由会员分享，可在线阅读，更多相关《哈工大智能仪器课程设计_简易数字示波器设计（29页珍藏版）》请在金锄头文库上搜索。
1、LOGO智能仪器课程设计简易数字示波器设计概述v 基于模拟示波器的数字存储示波器（Digital Storage Oscilloscope，DSO） v 被测模拟信号经AD采集后存入RAM，再经DA转换后 送入模拟示波器概述数字存储示波器相对模拟示波器的优点 v智能化：开机初始化、自动选择 最优配置 v丰富的触发类型（连续扫 描与触发扫描） v丰富、先进的数据处理与波形显示功能 v设计设计 要求与技术术指标标连续触发与单次触发双踪示波垂直、水平分辨率带宽要求量程自动调节设计设计 要求与技术术指标标（一）v连续 触发与单次触发 v连续 触发：普通的触发扫 描工作模式，满 足触发条件时连续 存储显
2、 示 v单次触发：满足触发条件时进 行一次存储 与显示 v通过对 CPLD编写逻辑实现设计设计 要求与技术术指标标（二）v双踪示波双踪示波实现示意图 v 模拟开关S1控制两路输入信号的高速切换，对两通道信 号轮流实时采样，并将两路波形数据分别存储在示波器 的奇、偶地址位并分别送CH1、CH2显示通道输出，输 出由高速模拟开关S2控制 v 每个通道实际看到的都是断续波形ADRAMDAS1S2设计设计 要求与技术术指标标（三）v 设计设计 要求与技术术指标标（四）v 设计设计 要求与技术术指标标（五）v水平分辨率：20点/div vDSO水平方向每格扫描20个点设计设计 要求与技术术指标标（六）v
3、 量程自动调节 实现方法：软硬结合设计设计 要求与技术术指标标（六）LOGO多处处理器方案多处处理器方案v三个位处理器+两个模拟通道 v采集处理器：将来自双通道AD数据按触发 时间 修正后存入波形存储器 v波形翻译器：从波形存储器中取出按时间 采集的数据，并写入显示器 v主处理器：协调 控制各模块的功能 v特点：多处理器各负其责、协同工作，示 波器性能较高；专用示波器设计 方案方案二以单片机和可编程逻辑器件为核心，设计任务分解为信 号调理、触发信号产生、采集存储、数据融合处理等各模 块方案三AT89S52单片机键盘显示前级信号 调理电路输 入数据采集 电路CPLD存储器行扫描 电路列扫描 电路
4、X 模拟示波 Y 器方案三v按各电路功能分类 v设计规 范、合理 v容易实现v综合考虑设计 需求与实现难 度，决定采用 方案三单单元电电路设计设计 （一）v前级信号调理电路通道选择模拟开关放大、衰减 反向比例电路电平转换单单元电电路设计设计 （一）前级级信号调调理电电路 v输入 两路待测模拟信号 输出 调理后送至AD转换器的数字信号 v选择双踪示波或单路示波功能IC3 74F157（ 用单片机P1.3口实现切换） v信号放大，使输入AD的信号处于AD正确输入范 围之内IC6，CD4051 选择不同的反馈电阻 vIC7，LM356完成电平转换功能。因前级为反相 比例电路，且后级AD的参考电压Vr
5、ef=2.5V，故 Uo=2.5-Ui vIC1、IC2起隔离作用单单元电电路设计设计 （二）v 单单元电电路设计设计 （三）存储储与数据处处理电电 路v存储器RAM选型： 1、存储容量/存储深度H：应大于一次扫描中的 点数，即20点/div*10div=200点。存储器容量应 大于200KB 2、RAM类型选择：使用双端口RAM（Dual Port RAM，DPRAM）作为存储器。DPRAM有两组相 互独立的数据、地址、控制线，可同时对RAM内 的存储单元进行读写操作而互不影响。使用 DPRAM可较好地解决数据的高速存取问题。 v根据以上分析，选双端口静态存储器IDT7132， 存储容量2K
6、B，访问速度高达35ns单单元电电路设计设计 （三）存储储与数据处处理电电 路v 电路图见“存储电路”pdf v IDT7132的右侧数据口I/OR7I/OR0输入来自AD转换后 的信号，左侧数据口I/OL7I/OL0将电压信号输出至列扫 描电路的DA转换器。DPRAM的两组地址线AR0AR8 、 AL0AL7由可编程逻辑器件CPLD控制。 v 输入电路：当sel=0（由P1.2控制），四路二选一MUX将 ARa0 ARa8与DPRAM右侧地址线AR0AR8相连， CPLD输出有效地址给DPRAM，ADC数据存入DPRAM中 ；当sel=1，MUX选ARb0 ARb8，DPRAM右侧地址线 高
7、阻，处于数据处理或锁存状态。 v HADR0HADR7：累加器，它的输出作为行扫描电路的 输入单单元电电路设计设计 （四）v行扫描电路阶梯波电压叠加单单元电电路设计设计 （四）行扫扫描电电路v输入：CPLD累加器输出的数字阶梯波信 号 v输出：至模拟示波器水平扫描的模拟阶 梯 波信号 v核心是高速DAC AD7533。后级为电 平叠 加电路，调节 Rp可对锯齿 波叠加不同直流 电压 ，实现 波形的左右平移单单元电电路设计设计 （五）v列扫描电路CH1电压叠加CH2电压叠加被测信号单单元电电路设计设计 （五）列扫扫描电电路v输入：DPRAM左侧数据通道输出的采样 数据 v输出：模拟示波器Y通道的
8、列扫描模拟信 号 v核心是高速DA转换 器 DAC0800 v可在程序控制下选择 CH1或CH2输出 v后级为 电平叠加电路。分别调节 RP3、 RP4实现 CH1、CH2输出波形的上下平移软软件设计设计v主要是单片机与CPLD v单片机：1）监控示波器的整个运行过程 2）一些简单 的功能与设置：通道切换、 单双踪通道选择 、自动量程转换 、水平垂 直偏移、放大衰减倍率 vCPLD：复杂的控制功能的实现 触发逻辑编 写、控制DPRAM中数据的存 入与读出评评价v可较好地完成数字存储示波器的基本数据 采集、存储、显示功能，方案易实现 v单片机须负责协调 示波器的整个工作过程 ，负担较重 v非标准设计 方法，系统可扩展性不强 v采用了较多的单元电路，误差较大LOGO
