《微机原理与应用》第13章总线与接口

《《微机原理与应用》第13章总线与接口》由会员分享，可在线阅读，更多相关《《微机原理与应用》第13章总线与接口（96页珍藏版）》请在金锄头文库上搜索。

1、微机原理与接口技术 辅助教学电子课件易凡第十三章系统总线与接口第十三章 系统总线统总线 与接口技 术术教学重点n总线的概念和分类nISA总线nPCI总线nUSB接口13.1 总线总线 的概念和分类类n总线：一组导线的集合，是系统与系统之间或系统内部各部件之间进行信息传输所必需的全部信号线的总和例：内部总线总线8位队列 总线总线控制逻辑内部总线16位地址加法器20位地 址总线16位 数据 总线总线 接口 部件 BIU1 2 3 4 5 6指令队列CS DS SS ESEU 控 制 器ALU暂 存 器标志寄存器执 行 部 件 EU通用寄存器 AX AH AL BX BH BL CX CH CL D

2、X DH DLSPBPDISI80888088 80868086IP 暂存器80868086总线总线例：系统总线统总线MPURAMROMI/O接口外设ABDBCB例：系统结统结 构 中的总线总线例：总线实总线实 体PCIPCI总线总线外设接口总线外设接口总线13.1.1 总线标总线标 准总线标准: 是指芯片之间、插板之间及系统之间，通过总线进行连接和传输信息时，应遵守的一些协议与规范，包括硬件和软件两个方面。 物理特性物理特性：指总线物理连接的方式：指总线物理连接的方式 功能特性功能特性：描述总线中每一根线的功能：描述总线中每一根线的功能 电气特性电气特性：定义每一根线上信号的传送方向、有效电

3、平范围：定义每一根线上信号的传送方向、有效电平范围 时间特性时间特性：定义了每根线在什么时间有效，即每根线的时序：定义了每根线在什么时间有效，即每根线的时序总线同步并行总线 高速、高效 通信距离短并行总线串行总线异步并行总线半同步并行总线同步串行总线异步串行总线 距离远、简单 速度慢13.1.2 总线总线 的分类类按数据传输方式分类u并行总线将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信D0 D1 D2 D3 D4 D5 D6 D7目 的D0 D1 D2 D3 D4 D5 D6 D7源0 1 0 1 0 1 1 0u u串行总线串行总线将数据的各位按时间顺序依次在一根传输线上

4、传输，适于长距离、中低速通信RxD目 的TxD源0 1 1 0 1 0 1 0CPU数据总线地址 译码读出信号写入信号复位准备好中断请求地址输 入 设 备输 出 设 备控制寄存器输入缓冲寄存器输出缓冲寄存器状态寄存器片选A0A1数据输入准备好数据输入数据输入回答数据输出数据输出准备好数据输出回答并行接口连接外设示意图(系统)外总线 如并口、串口 (系统)内总线 如ISA、PCI片(间)总线三总线形式片内总线 单总线形式微 机 总 线 结 构运算器寄存器控 制 器CPU存储 芯片I/O 芯片主板扩展 接口板扩展 接口板微机系统其 他 微 机 系 统其 他 仪 器 系 统微机系统的四级总线示意图u

5、片内总线：主要由微处理器芯片内部的总线，是连接各功能部件的信息通路u系统总线：它是微机系统内部各部件（插板）之间进行连接和传输信息的一组信号线u主板局部总线：是介乎CPU总线和系统总线之间的一级总线u外部总线：是系统之间或微机系统与外部设备之间进行通信的一组信号线，也称为通信总线 按系统层次结构分类按系统层次结构分类13.1.3 总线总线 的操作过过程1总线请求和仲裁阶段需要使用总线的主模块提出要求，由总线 使用的仲裁机构确定，把下一个传输周期的总 线使用权分配给某个请求源2寻址阶段取得使用权的主模块，通过地址总线发出 本次要访问的从模块的存储器地址，或I/O端 口地址及有关命令，让参与本次传

6、输的从模块 被选中并开始启动。13.1.3 总线总线 的操作过过程（续续）3传输阶段主模块和从模块进行数据交换，数据由源模块出，经数据总线传送到目的模块。4结束阶段主、从模块的有关信息均从总线上撤除，让出总线，以便其他模块能继续使用。13.1.4 总线总线 的性能指标标1总线宽度总线宽度又称总线位宽，指的是总线能同时传送数据的位数2总线频率总线工作频率是总线工作速度的一个重要参数，工作频率越高，速度越快。13.1.4 总线总线 的性能指标标（续续）3. 总线带宽总线带宽又称总线的最大数据传输速率，是指在一定时间内总线上可传送的数据总量，用每秒钟最大传送数据量来衡量。总线带宽或最大数据传输率（总

7、线宽度/8位）总线频率单位为MB/s(总线频率以MHz为单位)MPURAMROMI/O接口外设ABDBCB1. 并行总线的构成地址总线AB、数据总线DB、控制总线CB13.2 并行总线总线同步并行总线时序 同步时钟频率和数据总线宽度确定数据传输速度数据传输与时钟同步要求各个设备的速度相当2. 并行总线的时序通过联络应答信号实现握手适应能力强，速度取决于较慢的设备握手信号异步并行总线时 序在同步的基础上，插入等待周期能兼容总线上各种不同响应速度的设备使同步总线达到与异步总线相同的功能半同步并行总线时 序3. 并行总线的仲裁挂接在BUS上的主控设备：CPU、DMAC、DRAM刷新控制器、总线桥仲裁

8、 方式“菊花链”仲裁（串行）并行仲裁串并行二维仲裁总线仲裁:确定模块如何分配并使用总线任一时刻只能有一个模块拥有总线的控制权(1)“菊花链”总线仲裁方式三线“菊花链”：总线请求BR、总线允许BG、总线忙BB三线菊花链仲裁原理u任一主控器Ci发出总线请求时，使BR1u任一主控器Ci占用总线，使BB1，禁止BG输出u主控器Ci没发请求(BRi=0)，却收到BG(BGINi1)，则将BG向后传递(BGOUTi1)三线菊花链仲裁原理u当BR1，BB0时，仲裁器发出BG信号。此时，BG1。如果仲裁器本身也是一个主控器，如微处理器，则在发出BG之前BB0时，它可以占用一个或几个总线周期u若Ci同时满足：本

9、地请求(BRi=1)；BB=0；检测到BGINi端出现了上升沿，接管总线uCi接管总线后，BG信号不再后传，即BGOUTi0（2）并行总线仲裁方式总线仲裁器C1C2Cn总线 BR1 BG1 BR2 BG2BRn BGnBBBCLK（总线时钟） 各主控器有独立的各主控器有独立的总线请求BRBR、总线允许BGBG，互不影响，互不影响 总线仲裁器直接识别所有设备的请求，并向选中的设备总线仲裁器直接识别所有设备的请求，并向选中的设备C Ci i发发BGBGi i（3）串并行二维总线仲裁方式 各各链路上优先级由总线判决器内部逻辑决定链路上优先级由总线判决器内部逻辑决定 同一链路上则由离总线判决器的远近程

10、度确定同一链路上则由离总线判决器的远近程度确定13.3 串行总线总线13.3.1 串行总线的构成只有数据总线，没有地址总线、控制总线总线上信息（数据、地址）按位传输总线规模小，特别适用于远距离通信也可作为系统内部通信和近距离通信I2CCOM口 RS-232、RS-485串行通信接口 USB接口SPI/QSPI 串行扩展接口 Microwire13.3.2. 串行总线标准起止式通信协议目前应用最广泛的标准串行总线接口之一1. RS-232标准采用了平衡差分传输技术，提高了共模抑制能力，大大减小了地线电位差引起的麻烦2. RS-422/423标准为RS-422标准的改进增强版本，并兼容RS-422

11、标准逻辑电平与传统数字逻辑TTL兼容，且对物理层 没有任何严格要求3. RS-485标准由Philips公司推出的用于IC之间的一种二线制 全双向同步串行扩展总线串行数据线SDA、串行时钟线SCL4. I2C总线标准USB（Universal Serial Bus）是外设与计算机连接的接 口总线简化外设的连接过程，具备即插即用、热插拔、接口体积 小、节省系统资源、传输可靠、良好的兼容性、共享式通 信、低成本5. USB标准鼠标U盘打印机摄像头其前身是1996年由苹果公司起草的，称之为火线 （Fire Wire）并注册为其商标6. 1394标准速度高400Mbps 800Mbps 1.6Gbps

12、IEEE 1394接口有6针和4针两种类型可提供840V最大1.5A电流供物理层使用作为一个工业标准的高速串行总线，已广泛用于数字摄像机、机顶盒、计算机及其外设等PC总线或XT总线 13.4 ISA总线总线 数据宽度为8位的ISA总线由62根信号线组成，分A,B面 AT总线 PC总线的基础上增加了36根信号线 ，增加了C，D面13.4.1 ISA总线总线 的特点特点一1K字节的I/O地址空间（0000H03FFH）24位存储器地址8位或16位数据存取15级硬件中断7级DMA通道产生I/O等待状态 13.4.1 ISA总线总线 的特点（续续）特点二它是一种多主控（MultiMaster）总线除主

13、CPU外，DMA控制器、DRAM刷新控制器和带处理器的智能接口控制卡都可以成为ISA总线的主控设备 13.4.1 ISA总线总线 的特点（续续 ）特点三：可支持8种类型的总线周期 8位或16位的存储器读周期 8位或16位的存储器写周期 8位或16位的I/O读周期 8位或16位的I/O写周期 中断请求和中断响应周期 DMA 周期 存储器刷新周期 总线仲裁周期ISA总线信 号元 件 面焊 接 面 管脚号信号名称管脚号信号名称 A1B1GND A2D7B2RESET DRV A3D6B3+5V A4D5B4IRQ2 A5D4B55V A6D3B6DRQ2 A7D2B712V A8D1B8 A9D0B

14、9+12V A10I/O CHRDYB10GND A11AENB11 A12A19B12 A13A18B13 A14A17B14 A15A16B15 A16A15B16DRQ3 A17A14B17 A18A13B18DRQ1 A19A12B19 A20A11B20CLK A21A10B21IRQ7 A22A9B22IRQ6 A23A8B23IRQ5 A24A7B24IRQ4 A25A6B25IRQ3 A26A5B26ISA总线信 号元 件 面焊 接 面 管脚号信号名称管脚号信号名称 A27A4B27T/C A28A3B28ALE A29A2B29+5V A30A1B30OSC A31A0B31

15、GND C1D1 C2LA23D2 C3LA22D3IRQ10 C4LA21D4IRQ11 C5LA20D5IRQ12 C6LA19D6IRQ13 C7LA18D7IRQ14 C8LA17D8 C9D9DRQ0 C10D10 C11D8D11DRQ5 C12D9D12 C13D10D13DRQ6 C14D11D14 C15D12D15DRQ7 C16D13D16+5V C17D14D17 C18D15D18GND13.4.2 ISA信号说说明n数据线D0D15：双向三态n低位地址线A0A19：输出，可寻址1MBn高位地址线LA17LA23：输出，寻址范围16MB，A19A17不复用，提高数据传输率n地址锁存允许信号ALE：输出，高电平有效ISA信号说明（续）n中断请求信号IRQ2IRQ7、IRQ10IRQ14：输入，上升沿有效nI/O读信号 ：输出，低电平有效nI/O写信号 ：输出，低电平有效n存储器读 ：输出，低电平有效n存储器写 ：输出，低电平有效n n地址使能信号地址使能信号AENAEN：输出，高电平有效。高电平输出，高电平有效。高电平表示表示DMADMA周期。周期。CPUCPU控制总线时，该信号保持低控制总线时，该信号保持低电平电平ISA信号说明（续）n n1616位位I/OI/O片选信号片