《用中规模组合逻辑器件设计组合逻辑电路的实验报告》由会员分享，可在线阅读，更多相关《用中规模组合逻辑器件设计组合逻辑电路的实验报告（5页珍藏版）》请在金锄头文库上搜索。
1、实验六实验六 用中规模组合逻辑器件设计组合逻辑电路 一、实验目的一、实验目的 1学习中规模集成数据选择器的逻辑功能和使用方法。 2学习使用中规模集成芯片实现多功能组合逻辑电路的方法。 二、设计任务二、设计任务 用数据选择器 74LS151 或 3/8 线译码器设计一个多功能组合逻辑电路。该电路具有两个 控制端 C1C0，控制着电路的功能，当 C1C000 时，电路实现对输入的两个信号的或的 功能；当 C1C001 时，电路实现对输入的两个信号的与的功能；当 C1C010 时，电路 实现对输入的两个信号的异或的功能；当 C1C011 时，电路实现对输入的两个信号的 同或的功能。 三、设计过程三、
2、设计过程 （1）根据题意列出真值表如下所示，再填入卡诺图中。C10 00 01 11 1C00 01 10 01 1A A0 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 1B B0 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 1Y Y0 01 11 11 10 00 00 01 10 01 11 10 01 10 00 01 1（2） 、建立 Y（C1、C0、A、B）的卡诺图及降维图，如图所示。F 函数降维图（图中变量 C1C0A换成C1C0B 结果不变） （3） 、减少 Y 函数的输入变量，将 4 变
3、量减为 3 变量，通过降维来实现。如上图所示。 这时，数据选择器的输入端 D0 D7分别为：D0=B, D1=1, D2 =0, D3 =B, D4 =B, D5 =, D6 =, D7 =B BB6B5B（4） 、F 函数逻辑图如下图所示AB C1C000011110000111010 0 10 1110 10 1001 01 A C1C00100B0110102B3116BB710B45B四、实验用仪器、仪表四、实验用仪器、仪表数字电路实验箱、万用表、74LS151、74LS00。 五、实验步骤五、实验步骤 1 检查导线及器件好坏。 2 按上图连接电路。C1、C0、A、B 分别接逻辑开关，
4、检查无误后接通电源。 3 按真值表逐项进行测试并检查是否正确，如有故障设法排除。 4 结果无误后记录数据后拆线并整理实验设备。 实验数据如下：C10 00 01 11 1C00 01 10 01 1A A0 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 1B B0 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 1Y Y0 01 11 11 10 00 00 01 10 01 11 10 01 10 00 01 1实验证明，实验数据与设计值完全一致。设计正确。六、六、设计和实验过程的收获与体会。 1、设计过程
5、的收获与体会： 设计前要将真值表列出。 用低维数据选择器实现高维逻辑函数时，首先要降维，将多出的变量作为记图变量。 当需要降维处理时，将谁作为记图变量是任意的，但结果是不同的。因此要进行降维时， 要确定哪几个变量作为数据选择器的地址输入变量。 可用 Electronics Workbench 进行仿真。以验证设计正确与否。 2、实验过程的收获与体会： 74LS151 的第七脚必须接低电平； 出现故障时，首先检查地址输入端的电平，看其状态是否与相接的逻辑电平开关相 同。如不相符，则可能存在断路现象。如相同，则检查其输出是否与相应数据端输入相同， 如相同，可能存在设计错误，如不同，则可能器件已损坏
6、。 实验逻辑电路图最好把集成块的引脚标上，以便接线和检查。 1、 用数据选择器 74LS151 或 3/8 线译码器设计一个多功能组合逻辑电路。该电路具有两个控制端 C1C0，控制着电路的功能，当 C1C000 时，电路实现对输入的两个信号 的或的功能；当 C1C001 时，电路实现对输入的两个信号的与的功能；当 C1C010 时，电路实现对输入的两个信号的异或的功能；当 C1C011 时，电路实现对输入的 两个信号的同或的功能。) ()()()(01010101BACCBACCBACCBACCYBACCBACCBACCBACCABCCAABCCACCY )(01010101010101BAC
7、CBACCBACCBACCABCCBACCABCCACCY 0101010101010101BACCBACCBACCBACCABCCBACCBACCY ) 1(01010101010101设 A2=C1 A1=C0 A0=A BmBmBmBmBm0m1mBm76543210Y0 1 21657430DDBDDBDDDD用用 138138 器件：器件：Y= (A+B)+C0 (AB)+ C1(AB)+ C1C0 (AB)1C0C1C0C设 D=C1 C=C0 B=A A=A1512 1097321mmmmmmmmY( C1=(1)=(1) = S1 (2)1512 10973 21m m m m
8、m m m m2S3S（实验用 74LS138 一块、74LS20 一块、74LS00 一块） 2、 用 38 译码器 74LS138 设计一个三位二进制码与循环码的可逆转换电路。K 为控制 变量。（1）根据题意列出真值表如下所示：输入输出KA2A1A0Q2Q1Q00 00 00 00 00 00 00 00 01 10 00 01 10 01 10 00 01 11 10 01 11 10 01 10 01 10 00 01 11 10 01 10 01 11 11 11 11 11 10 01 10 01 10 01 11 11 11 10 00 00 00 00 00 00 00 00
9、00 01 10 00 01 10 01 11 10 01 10 01 10 01 10 00 01 11 122AQ )m m m (m)m m m (m543254321KKQ54 325432m m m m)m m m (m)mmmm()mmmm(742165210KKQ74 2165 21m m m mm m m mKK（实验用 74LS138 一块、74LS20 二块、74 2165 21m m m m m m m mKK74LS00 一块 共四块） 或74 6521m mm m)m(mKK)m(m)m(m)m(m746521KK（实验用 74LS138 一块、74LS20 一块、7
10、4LS00 二块 7465 21m m m m Km mK共四块）3、 用 38 译码器 74LS138 设计一个二进制全加/全减两用电路。K 为控制变量。 （1）根据题意列出真值表如下所示：1 11 10 01 10 00 01 11 11 11 10 01 11 10 01 11 11 10 01 10 00 01 11 11 1K KABCn-1SnCn0 00 00 00 00 0Sn(m1 + m 2 + m 4 + m 7 )+K(m1 + m 2 + m 4 + m 7 ) = m1 + m 2 + m 4 + m 7=K74 21m m m mCn(m3 + m 5 + m6
11、+ m 7 )+ K(m1 + m 2 + m3 + m 7 )K 73 2176 53m m m mm m m mKK( m3 + m 7)+ ( m 5 + m6)+ K(m1 + m 2 ) ( m3 + m 7)+ + K=KK65m m 21m m 2165 73m m m m Km mK（实验用 74LS138 一块、74LS20 一块、74LS00 二块 共四块）0 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 10 00 00 00 00 00 00 01 11 11 10 01 10 01 11 10 01 11 10 01 11 10 00 01 10 01 10 01 10 00 01 11 10 00 00 01 11 11 11 11 11 1
