《高k介质技术介绍2》由会员分享，可在线阅读，更多相关《高k介质技术介绍2（5页珍藏版）》请在金锄头文库上搜索。
1、高高 k 介质技术介质技术1 概述：概述：从第一块晶体管诞生到现在，微电子经过了长达 60 多年的发展，发展速度惊人。在材料方面，第一代半导体技术以 Si、Ge 材料为代表的，紧接着开发出了化合物半导体，以砷化镓为代表。近年来又开发出了宽禁带半导体材料，如SiC、ZnSe 等，称其为第三代半导体技术。在工艺方面，超细微加工技术日益完善，使生产达到了亚微米以上的更高的光刻技术。高质量的超薄氧化层、新的离子注入退火技术、高电导高熔点金属及其硅化物和浅欧姆接触、晶体完整性的大直径芯片、低温加工等一系列技术的发展，极大地提高了芯片的集成度。在今后的发展总，微电子技术主要有三个主要发展方向：1.继续增大
2、晶圆尺寸和缩小特征尺寸；2.集成电路(IC)将发展成为系统芯片(SOC)；3.微电子技术与其它领域相结合将产生新产业和新学科。在增大晶圆尺寸和缩小特征尺寸这个技术下，会遇到如下挑战 ：（1）继续增大晶圆尺寸技术（2）Sub-100nm 光刻技术（3）互连线技术（4）新器件结构与新材料。在寻求新材料方面，主要有以下几个问题：SOI 材料、应变硅、高 K 介质、金属栅电极。本文将就高 K 介质问题展开讨论，并最终得到自己的结论。2 高高 K 介质遇到的问题介质遇到的问题随着集成电路集成度的不断提高，MOS 器件的特征尺寸进入到纳米领域时，随着器件特征尺寸的不断缩小器件性能逐渐趋近与物理极限。因此，
3、必须采用新的方法和新的技术提高器件的综合性能。为了获得良好的器件性能，栅氧化层厚度也要相应的缩小。对于纳米尺度的 MOS 器件，其栅氧化层厚度必须低于 3 nm，如此薄的氧化层会导致直接遂穿等一系列问题。所以，选取高 k 材料代替传统的 SiO2 层，可以提高栅氧化层的物理厚度，大大减小直接遂穿电流。高 k 材料因其大的介电常数，可实现在 SiO2 具有相同 EOT 的情况下，其实际厚度比 SiO2 大得多，从而解决了 SiO2 因接近厚度极限而产生的很多问题，成为代替 SiO2 的热门材料。但大多数高 k 材料是离子金属氧化物，这一基本材料特性导致高 k 材料作为栅介质薄层时会引发很多不可靠
4、问题。2.1 高 k 材料的机遇与挑战高 k 材料要代替 SiO2，除需具有高的 k 值外，还必须满足以下要求: ( 1) 与体硅及栅电极之间是化学稳定的，而且至少在 500 e 以下具有热稳定性，希望高 k 材料与体硅及栅电极之间不产生任何中间层；( 2) 与体硅之间要有良好的界面性质,较低的界面陷阱密度, 以抑制表面迁移率退化；(3) 低的氧化物陷阱密度以获得较少的电荷陷阱；( 4) 较大的带隙和导带带阶差以降低栅泄漏电流。高 k 材料因解决了 SiO2 由于接近厚度极限而产生的诸多问题，成为代替 SiO2 的热门材料。但高 k 材料因其基本材料特性、物理性能，导致其作为栅介质薄层材料仍存
5、在着很多问题，如高界面陷阱密度、高氧化物陷阱密度等。除此之外, 高 k 材料还会造成电学性能损失。2.2 高 k 的一些电学结果2.2.1 漏电流随着 SiO2 接近其物理极限，漏电流 ( 主要是直接隧穿电流) 已经大到不能承受的程度。为了在超薄氧化物中减少漏电流，只能将用了 40 多年的 iO2替换掉，使用具有等效氧化层厚度 EOT ( e -quipment oxide thickness)、但物理上更厚的高 k 电介质。使用物理上更厚的高 k 电介质确实能将漏电流大幅度降低，然而，从电流传导特性来看，高 k 材料的绝缘性并非特别好。高 k 材料的导带带阶差 ( 3 eV) , 而隧穿势垒
6、又以指数形式严重影响直接隧穿电流，因此当高 k 材料厚度减薄到遂穿极限，并且加在氧化物上的电压超过势垒能量，漏电流可能会大幅度地增大。2.2.2 沟道迁移率库仑散射、表面粗糙度和声子散射是影响沟道迁移率的三大散射机制。在高 k / Si 界面，沟道迁移率会大大降低。由于过渡金属-氧、过渡金属-Si 通常比体硅的 Si -Si 有更长的键长，因而过渡金属氧化物/ Si 界面会有较大的粗糙度。另一方面，高 k 氧化物被认为是比 SiO2 具有更多的氧化物陷阱和更高的界面陷阱密度，所以相对 SiO2 库仑散射会更加明显。2.2.3 电学应力下缺陷的产生1969 年首次发现了 MOS -FET 的电荷
7、泵 ( CP) 电流现象，即当脉冲加在MOSFET 栅上时，衬底就可以接收到一股与源漏 pn 结反向漏电流方向相反的直流电流。随着高 k 电介质作为栅介质薄层材料受到越来越多的重视，CP 技术成为研究栅叠层结构的常用方法。CP 技术可以表征器件界面态密度和氧化层电荷，同时还可以测量界面态和氧化层电荷的空间分布、界面态的能量分布等。3 解决方案：解决方案：最有希望取代 SiO2 栅介质的高 k 材料主要有两大类：氮化物和金属氧化物。超薄 SiOxNy 可代替 SiO2 作为栅介质，这主要是由于 SiOxNy 的介电常数比 SiO2 要高，在相同的等效栅氧化层厚度下，SiOxNy 的物理厚度大于S
8、iO2， 漏电流有所降低.在 SiO2- Si 界面附近含有少量的氮，这可以降低由热电子引起的界面退化，而且氮可以阻挡硼的扩散。3.1 氮化物氮化物主要包括 Si3N4，SiON 等。Si3N4 介电常数比 SiO2 高，作栅介质时漏电流比 SiO2 小几个数量级，Si3N4 和 Si 的界面状态良好，不存在过渡层。但 Si3N4 具有难以克服的硬度和脆性，在硅基片上的界面态密度为 1.21012eV- 1cm- 2，因此 Si3N4 并非理想的栅介质材料。超薄 SiOxNy 可代替 SiO2 作为栅介质，这主要是由于 SiOxNy 的介电常数比 SiO2 要高，在相同的等效栅氧化层厚度下，S
9、iOxNy 的物理厚度大于 SiO2，漏电流有所降低。在 SiO2- Si 界面附近含有少量的氮，这可以降低由热电子引起的界面退化, 而且氮可以阻挡硼的扩散。3.2 Al2O3Al2O3 禁带宽度(8.8eV)与 SiO2 接近，导带偏移量高 2.8eV，与 Si 接触时有较好的热力学稳定性，可形成稳定的界面层。但它的 k 值过低，仅为 8.7，固定电荷密度、 界面陷阱密度高、漏电流、 阈值电压偏移量过大，并且存在 Al 向 Si 衬底的扩散.而等效电场为 1MV/cm 的条件下采用 Al2O3 作为栅介质的 MOSFET 的迁移率只有 SiO2 栅介质的一半。这些性质严重限制了 Al2O3
10、作为栅介质的应用。若能找到既能提高 Al2O3 的介电常数，掺入后又不减小 Al2O3 的带隙宽度及与 Si 的能带补偿的物质，那对 Al2O3 作为栅介质的应用将会有一个新的推进。3.3 稀土氧化物稀土氧化物通常具有较高的介电常数, 因此被认为可以作为 CMOS 器件绝缘层材料 SiO2 的替代材料。具有稳定电子组态的稀土氧化物 ( La，Gd 和 Lu) 的禁带宽度也最大( Eg5.5eV)。利用分子束外延技术在 Si 衬底上生长 Pr2O3 薄膜和 Gd2O3 薄膜，可得到结构缺陷少，界面态低的界面.La2O3 的导带偏移量大。3.4 过渡金属氧化物典型过渡金属氧化物的介电常数均在 20
11、 以上，其中 HfO2 和 ZrO2 等过渡金属氧化物是近年来研究最为深入的栅介质材料。它们的禁带宽度 ( 4.76eV) 以及与 Si 间的导带偏移量 ( 0.81.6eV) 都满足对于下一代高 k 栅介质材料的要求。HfO2 和 ZrO2 的性能相似。是目前较少的能与多晶 Si 栅兼容的高 k 材料，它们与 Si 间的热力学稳定性优于 TiO2 和 Ta2O5。.HfO2 的主要优点：( 1) 介电常数高，为 21，等效氧化物厚度较小。HfO2 价带顶部能级位置主要由氧原子 O2Px 态来决定的。HfO2 含有未填满的 5d 壳层。 其壳层价态电子处于宽松的束缚态，极易受激发而跃迁至导带，
12、因而, HfO2 的导带电子态主要是由 5d 反键态组成。这种能带结构是 HfO2 具有较高介电常数的原因；( 2) 与 Si 的导带偏移量较大 ( 1.5eV) 。较大的导带偏移量可以使栅极直接隧穿电流减小，并且降低流向栅绝缘体的热载流子浓度；( 3) 较宽的带隙 ( 5.8eV)，与 Si 的能带补偿较大；( 4) 较低的栅阈值电压。栅阈值电压 VTN=|Qs(max)|/Cox+VFB+2fp，HfO2 由于具有高 k 值，在相同厚度条件下，HfO2 栅介质具有更高的电容 Cox，从而具有更低的阈值电压，而低阈值电压意味着快速开关特性，是晶体管高性能所需要的。HfO2 及 Hf 基高 k
13、 氧化物材料是目前研究最多材料，从以上分析中也可以看出其是最具应用前景的材料。4 结束语结束语本文通过微电子技术的发展，分析了未来微电子技术存在的瓶颈，并针对微电子缩小特征尺寸这一发展方向所面临的挑战隧穿导致的泄漏电流问题，以及由于氧化工艺很难控制极薄栅氧化层中的缺陷等问题，引出并讨论了高 K介质这一主题。通过对这一问题的讨论，并比较了几种解决办法，并通过对HfO2 及 Hf 基高 k 氧化物材料的优势和特点的分析，得到了最具应用前景的材料的结论。参考文献1 王楠，汪辉，高 k 栅介质的可靠性问题，半导体技术，2009年第01期2 郝跃，贾新章，董刚，史江义，微电子概论，2011：94953
14、杨智超，高k栅介质材料的研究进展。浩峰学院学报（自然科学版），2008，：254 翁妍，汪辉。高 k 材料用作纳米级 MOS 晶体管栅介质薄层。半导体技术，2008：93-95.5 徐小城。深亚微米集成电路工艺中铜金属互连技术J。微电子技术，2001， （12）：1-76 WONG H S P, FRANK D J, SOLOMON P M, et al. Nanoscale CMOS J . IEEE Proc, Special Issue, 1999, 87( 4) : 537 -5707 MITARD J, LEROUX C, GHIBAUDO G, et al. Investigation on trapping and detrapping mechanisms in HfO2 films J Microelectronic Engineering, 2005, 80( 7) : 362 - 365
