《2014年9月脉冲电路与数字逻辑第一次作业》由会员分享，可在线阅读，更多相关《2014年9月脉冲电路与数字逻辑第一次作业（6页珍藏版）》请在金锄头文库上搜索。
1、20142014 年年 9 9 月份考试脉冲电路与数字逻辑第一次作业月份考试脉冲电路与数字逻辑第一次作业 一、单项选择题（本大题共一、单项选择题（本大题共 100100 分，共分，共 4040 小题，每小题小题，每小题 2.52.5 分）分） 1. VHDL 的注释符号是（ ）。 A. A % B. B / C. C /* */ D. D - 2. VHDL 属于（ ）描述语言。 A. A 普通硬件 B. B 行为 C. C 高级 D. D 低级 3. 一位十六进制数可以用（ ）位二进制数来表示。 A. A 1 B. B 2 C. C 4 D. D 16 4. GAL 是指（ ）。 A. A
2、随机读写存储器 B. B 可编程逻辑阵列 C. C 通用阵列逻辑 D. D 现场可编程门阵列 5. 在 VHDL 的端口声明语句中，用（ ）声明端口为具有读功能的输出方向。 A. A in B. B out C. C inout D. D buffer 6. VHDL 中用来定义数字系统与外界接口的部分是（ ）。 A. A 实体 B. B 构造体 C. C 库 D. D 配置 7. 在 VHDL 语言中，每个构造体可以有（ ）个进程。 A. A 1 B. B 2 C. C 1 个或多个 D. D 任意个 8. 嵌套使用 IF 语句，其综合结果可实现（ ）。 A. A 带优先级且条件相与的逻辑电
3、路 B. B 双向控制电路 C. C 条件相或的逻辑电路 D. D 三态控制电路 9. 信号代入语句的符号“= 15. 基于多路选择模式下的 if 语句结构连接词是（ ）。 A. A else B. B elseif C. C else if D. D elsif 16. 在 VHDL 中，放置在并发域中的并行语句与 Proces 之间的运行顺序是（ ）。A. A 串行运行 B. B 并行运行 C. C 并行语句先运行 D. D process 先运行 17. 设三变量情况判断下列哪些是最大项( )。 A. A+BB. A C C. A+B+ D. A(B+C) 18. 两输入与非门输出为 0
4、 时，输入应满足（ ）。 A. A 两个同时为 1 B. B 两个同时为 0 C. C 两个互为相反 D. D 两个中至少有一个为 0 19. 5 变量的卡诺图包含（ ）个小方块。 A. A 8 B. B 16 C. C 32 D. D 64 20. 逻辑变量的取值和可以表示（ ）。 A. A 开关的闭合、断开 B. B 电位的高、低 C. C 真与假 D. D 电流的有、无 21. 2421BCD 码最高位的权值是（ ）。 A. A 8 B. B 4 C. C 2 D. D 1 22. 某 4 变量卡诺图中有 9 个“0”方格 7 个“1”方格，则相应的标准与或表 达式中共有多少个与项（ ）
5、？ A. A 9 B. B 7 C. C 16 D. D 不能确定 23. 常用的 BCD 码有（ ）。 A. A 奇偶校验码 B. B 格雷码 C. C 8421 码 D. D 余三码 24. VHDL 的实部声明部分用来指定设计单元的（ ）。 A. A 输入端口 B. B 输出端口 C. C 引脚 D. D 以上均可 25. 在 VHDL 中，下列不是标量的是（ ）。 A. A 位数据类型 B. B 布尔类型 C. C 整数类型 D. D 字符串类型 26. 在结构体中的选择信号代入语句的功能与在进程中的（ ）语句功能相似。 A. case B. loopC. if D. wait 27.
6、 n 级反馈移位寄存器的状态数是（ ）。 A. A N B. B 2n C. C 2n D. D 2n-1 28. 在 VHDL 中，为定义信号名时，可以用（ ）符号为信号赋初值。 A. A =: B. B .= C. C := D. D = 29. 下列 VHDL 定义正确的是（ ）。 A. A constant Bus : bit_vector := 0100 B. B constant flag :boolean :=”True” C. C constant width :integer := 5 D. D constant daly : time := 10ns; 30. 在 VHDL
7、 中，乘“*”和除“/”算术运算的操作数据是（ ）数据类型 A. A 整型 B. B 实型 C. C 整型和实型 D. D 任意类型 31. 下列是合法的 VHDL 标识符的有（ ）。 A. A !ab B. B a_ C. C _pt D. D Abs_tr 32. 逻辑函数的表示方法中具有唯一性的是（ ）。 A. A 真值表 B. B 表达式 C. C 逻辑图 D. D 卡诺图 33. 已知逻辑函数 F=AB+CD，选出下列可以肯定使 F=1 的状态是（ ）。 A. A A=0，BC=0，D=0 B. B A=0，BD=0，C=0 C. C AB=1，C=0，D=0 D. D AC=1，B
8、=0 34. 下列标识符中，（ ）是不合法的标识符。 A. A clk B. B addr_2 C. C _clk D. D din2 35. 一般把 EDA 技术的发展分（ ）个阶段。 A. A 2B. B 3 C. C 4 D. D 5 36. 时序逻辑电路的电路状态是指（ ）。 A. A 外部输入 B. B 内部输出 C. C 触发器的输出 D. D 外部输出 37. PLA 是指（ ）。 A. A 可编程逻辑阵列 B. B 只读存储器 C. C 随机读写存储器 D. D 通用阵列逻辑 38. 一个 VHDL 的源程序有（ ）个实体。 A. A 1 个 B. B 2 个 C. C 3 个
9、 D. D 1 个或多个 39. 下列电路中，属于时序逻辑电路的是（ ）。 A. A 编码器 B. B 半加器 C. C 寄存器 D. D 译码器 40. 某时序电路的外输人为 X，输出为 Z，状态按 Q2Q1排序，其状态转换真值表如下 表所示，则该电路的逻辑功能是( )。X21 + 12Z 000111 001000 010010 011100 100010 101100 110110 111001A. 模 3 加减计数器 B. 模 4 加法计数器 C. 模 4 减法计数器 D. 模 4 加减计数器答案：答案：一、单项选择题（一、单项选择题（100100 分，共分，共 4040 题，每小题题，每小题 2.52.5 分）分） 1. D 2. B 3. C 4. C 5. D 6. A 7. D 8. A 9. D 10. C 11. A 12. D 13. D 14. B 15. D 16. B 17. C 18. A 19. C 20. A 21. C 22. B 23. C 24. D 25. D 26. A 27. C 28. C 29. D 30. C 31. D 32. D 33. C 34. C 35. B 36. C 37. A 38. A 39. C 40. A
