《微处理器系统结构与嵌入式系统设计》勘误表

上传人:ldj****22 文档编号:45945908 上传时间:2018-06-20 格式:PDF 页数:8 大小:695.12KB
返回 下载 相关 举报
《微处理器系统结构与嵌入式系统设计》勘误表_第1页
第1页 / 共8页
《微处理器系统结构与嵌入式系统设计》勘误表_第2页
第2页 / 共8页
《微处理器系统结构与嵌入式系统设计》勘误表_第3页
第3页 / 共8页
《微处理器系统结构与嵌入式系统设计》勘误表_第4页
第4页 / 共8页
《微处理器系统结构与嵌入式系统设计》勘误表_第5页
第5页 / 共8页
点击查看更多>>
资源描述

《《微处理器系统结构与嵌入式系统设计》勘误表》由会员分享,可在线阅读,更多相关《《微处理器系统结构与嵌入式系统设计》勘误表(8页珍藏版)》请在金锄头文库上搜索。

1、 1 微处理器系统结构与嵌入式系统设计(第二版) 勘误表 说明: 如发现有其它未收录的错误, 敬请发送相关信息到 页数 位 置 误 正 33 倒数第 3 行 应该首先将该存储单元的地址 经数据总线送入 应该首先将该存储单元的地址经总总 线线送入 63 正数第 4 行 MDR MBR 倒数第 5 行 , 要和内存相互配合, 某些中也包含有 ,处理器处理器要和内存相互配合,某 些处理器处理器中也包含有 图 3-8 下“2.处理器内各 模块间的互连” 这一段和图 3-9 对应关系不是很好,建议同时参看图 3-7 和图 3-8。 65 正数第 12 行 指令的执行步骤如图 3-12 所 示。 一条一

2、条指令的执行步骤可能可能如图 3-12 所示。 66 正数第 14 行 通常把指令周期分解为 例如,可以例如,可以把指令周期分解为 81 图 3-29 中存储单元地址 (Rs) Start(Rs) 88 倒数第 11 行 连续处理 n 条指令时的时空图 如图 5.47(b)所示,则实际吞吐 量 Tp 为 连续处理 n 条指令时的实际吞吐量 Tp 为 89 正数第 5 行 连续处理 n 条指令时的时空图 如图 5.47(b)所示,则效率 E 为 连续处理n条指令时的效率E为 104 倒数第 15 行 因此从主存储器中读取一个字 数据需要 3 个总线周期,第一 个周期从,第三个周期 在 因此从主存

3、储器中读取一个字数据 需要 2 个总线周期,第一个周期 从,第二二个周期在 122 表 4-7 中第 4 行第一列 0000 (C/BE3:0信号的取值) 0010 127 倒数第 8 行 I2C、 Microwire和CAN等; 如 SPI、RS232 和 RS485 等。 I2C、Microwire 和 SPI 等;如 CAN、RS232 和 RS485 等。 136 正数第 3 行 SRAM 完全由晶体管实现,其 基本存储单元是双稳态电路 SRAM的基本存储单元是由的基本存储单元是由MOS管管 构成的双稳态电路, 142 图 5-5 (c)双译码编址方式(其中 M 2n,) (c)双译码

4、编址方式(其中 M 22n,) 143 正数第 10 行 容量为 64K 单元(字)时 容量为 64K 单元(位位)时 151 正数第 10 行 A0A16 A0A14 160 图 5-26 见后附图 2 163 正数第 6 行 设 cache 的存取时间为 tc 在采用图在采用图 5-30 结构时,结构时, 设 cache 的存 取时间为 tc 正数第 8 行 已知主存的存取时间为 若采用图若采用图 5-31 结构,结构,且已知主存的 存取时间为 166 图 5-34 (a)位扩展(用 16K1bit 的芯 片扩展实现) (a)位扩展(用 64K1bit 的芯片扩展 实现) 171 表 5-

5、9 下正数第 3 行 4 位可以为任意值 16 位可以为任意值 表 5-10 见后附表中红色字体 172 图 5-42 芯片未画 见后附图 正数第 6 行 (注:本例中) 应删除删除 表 5-11 见后附表中红色字体 表 5-12 见后附表中红色字体 177 习题 5.1 (7),按字编址, (7),若按字长字长编址, 习题 5.10 (2)CPU在1 s内至少要访 存一次。 (2)CPU 最快在每个最快在每个 1s 内需要 访存一次。 178 习题 5.11 试问采用线选译码时需要多少 个 2114 存储芯片? 试问采用线选译码时最多可以扩充最多可以扩充 多少片 2114 存储芯片? 习题

6、5.14 图 见后附图 习题 5.15 图 见后附图 习题 5.16 未给系统数据总线宽度 增加: “该系统数据线宽度为该系统数据线宽度为 16bits” 习题 5.17 (1)10018,10028,10038,11008 (2)10028,10048,10068,12008 (3)10038,10068,10118,13008 (1)10018,10028,10038,11008 (2)10028,10048,10068,12008 (3)10038,10068,10118,13008 185 图 6-7 见后附图 195 图 6-23 见后附图 213 正数第 4 行 单位是波特/秒(B

7、aud/s) 单位是波特波特(Baud) 图 6-47 见后附图 214 例 6.4 传送 8 位数据如图 6-49 所 示。 某异步串行通信某异步串行通信传送8位数据45H时时 信号线上的波形信号线上的波形如图 649 所示。 231 表 7-6 最后一行 能改变 I 位的状态 能改变 F 位的状态 240 正数第 2 行 指令书写格式:Rm,RRX 指令书写格式:Rm,RRX #n/Rs 243 图 8-9 执 行 指 令 后 R0 中 的 值 为 0xA0000014 执 行 指 令 后R0中 的 值 为 0xA0000018 262 图 8-16 R8 寄存器终值为 0x0000000

8、C R8 寄存器终值应为 0xA000000C 图 8-17 R0、R2、R6、R8 寄存器终值 见后附图 图 8-18 R8 寄存器初值为 0xA0000010 R8 寄存器初值应为 0xA000000C 3 264 图 8-20 图 8-20 LDMFD 使用示例 图 8-20 LDMFA 使用示例 SP 寄存器终值为 0x00000008 SP 寄存器终值应为 0xA0000008 277 倒数第 17 行 MICRO MACRO 278 倒数第 7 行 MICRO MACRO 280 正数第 17 行 AERA Init,ALIEN3 AERA Init,ALIGN3 292 倒数第

9、2 行 len EQU 7*4;初始化数组长度 len EQU 6*4 ;初始化数组比较长度 303 例 9.9 见后附程序 303 例 9.10 见后附程序 317 图 10-10 补充说明 MT48LC16 ;M16 的 13 位行地址和 9 位列地 址分时复用地址引脚 A0A12 328 表 10-8 第一列第 4 行 UCON0 UFCON0 332 示例程序 见后附程序 4 160 页页 图图 5-26 逻辑地址到物理地址的转换逻辑地址到物理地址的转换 171 页页 表表 5-10 例例 5.3 中部分译码方式下各模块中部分译码方式下各模块地址空间的划分地址空间的划分 模 块 A31

10、 A16 A15 A14 A13 A12 A0 地址空间(范围) 0000000000000000 0 0 0 11111111111110000000000000 00001FFFH00000000H 0000000000001100 000C1FFFH000C0000H 1111111111111111 0FFFF1FFFH0FFFF0000H 172 页页 表表 5-11 例例 5.3 中中线译码方式下各模块地址空间的划分线译码方式下各模块地址空间的划分 模 块 A31 A21 A20 A13 A12 A0 地址空间(范围) 00000000000 XXXXXXX0 1111111111

11、1110000000000000 00001FFFH0000000H 00000000000 000C1FFFH000C0000H 11111111111 FFFF1FFFH000F0000H XXXXXX1X 11111111111110000000000000 00000000000 000C5FFFH000C4000H XXXXX0XX 11111111111110000000000000 00000000000 000C3FFFH000C2000H 5 X1XXXXXX 11111111111110000000000000 00000000000 000CDFFFH000CC000H

12、0XXXXXXX 11111111111110000000000000 00000000000 000CFFFFH000CE000H 注:存储芯片、的地址范围与图542硬件设计有关。 172 页页 表表 5-12 可变译码方式下各模块地址空间的划分可变译码方式下各模块地址空间的划分 A15 A10 A9 A2 A1A0 模块地址空间 000100 00000000 1100 1000H1003H 00000001 1004H1007H 11110111 13DCH 13DFH 178 页页 习题习题 5.14 图图 172 页页 图图 5-42 线译码片选线译码片选 64K*1 64K*1 6

13、4K*1 64K*1 64K*1 64K*1 64K*1 CS1 A0 A12 A13 A20 A14 A15 A19 6 178 页页 习题习题 5.15 图图 185 页页 图图 6-7 固定式多端口地址译码电路固定式多端口地址译码电路 195 页页 图图 6-23 DMAC 的结构框图的结构框图 213 页页 图图 6-47 波特率发生器波特率发生器 7 262 页页 图图 8-17 LDMDB 使用示例使用示例 303 页页 【例【例 9.9】 int main(void) const char *a=“Hello World!“; char b20; asm MOV R0, a /;

14、把数组 a 的首地址赋值给 R0 MOV R1, b /;把数组 b 的首地址赋值给 R1 BL my_strcpy, R0, R1 303 页页 【例【例 9.10】 #include int add(int i, int j) int res; /*定义中间变量 res*/ _asm ADD res, i, j /;实现 res=i+j return res; void main( ) int a; a = add(2,3); printf(“addition result is : %dn“,a); 332 页页 示例程序示例程序 TLOOP LDR R2, =UTRSTAT0 ; 读取 UART0 收发状态寄存器的值 8 LDR R0, R2 TST R0, #0x02 ; 判断发送缓冲区是否空闲 RLOOP LDR R2, =UTRSTAT0 ; 读取 UART0 收发状态寄存器的值 LDR R0, R2 TST R0, #0x01 ; 判断接收缓冲区是否有数据 B TLOOP

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号