《计算机组成原理实验》课程大纲《计算机组成原理实验》课程大纲 一、 课程基本情况一、 课程基本情况 课程编号课程编号 06s8204 学分学分 2.0 开课学期开课学期 秋 春 夏（小学期）课程名称课程名称 （中文）（中文）计算机组成原理实验 （英文）（英文）Computer Organization and Architecture Experiment 课程类别课程类别 必修 限选 任选； 1 年级 2 年级 3 年级 4 年级课程学时课程学时 及其分配及其分配 课内总学时课内总学时 课内学时分配课内学时分配 课外学时分配课外学时分配 36 讲课学时讲课学时 0 课程准备和复习课程准备和复习 0 实验学时实验学时 36 实验实验/上机准备上机准备 0 上机学时上机学时 0 课外上机课外上机 0 教学方式教学方式 课堂讲授为主 实验为主 自学为主 专题讨论为主 考核方式考核方式 评分依据评分依据 百分制 预习报告（10%）+ 当堂验收（30%）+ 实验报告（60%） 适用院系适用院系 适用专业适用专业 计算机学院，高等工程学院 计算机软件与理论，计算机应用技术，计算机系统结构 先修课程先修课程 预备知识预备知识 数字逻辑、数字逻辑实验 教材与教材与 参考文献参考文献 (1) “计算机组成原理实验教程” ，张亮，北航印刷厂（自编教材） 二、 教学目标二、 教学目标 《计算机组成原理实验》是配合《计算机组成原理》的理论教学中计算机硬件系统的组成、各部件的结构和工作原理而设置的教学内容，是相应教学内容的配套课程，是计算机组成原理的重要环节。
通过本课程的各项实验， 使同学进一步掌握计算机各部件的基本原理和结构， 掌握计算机各部件的基本设计方法和实验方法，帮助同学建立计算机时间-空间的整体概念，巩固课堂知识，初步培养学生的实验操作能力和分析解决问题能力 三、 课程简介三、 课程简介 配合理论教学，提供了不同类型（如验证型、设计型、综合型）的共七个实验单元实验内容分为部件实验和综合实验，由浅入深，循序渐进部件实验主要包括存储器，运算单元， 微控制器等， 综合实验分别为 8 位 CISC CPU 设计和 32 位 RISC CPU——MIPS-C 设计这些实验承接先开的《数字逻辑》实验，并为后续的《计算机接口与通讯技术》实验奠定坚实的基础 四、 实验教学内容及其基本要求四、 实验教学内容及其基本要求 课程实验（一）课程实验（一） 实验名称：存储器与运算器高级设计（4 学时，验证型和设计型） 实验目的：了解存储器、运算器的电路结构和工作原理掌握 FPGA 中先进先出存储器 LPM_FIFO 的功能、 工作特性、 测试方法和读写方法； 了解 FPGA 中 LPM_FIFO 的功能，掌握 LPM_FIFO 的参数设置和使用方法掌握 FPGA 与外部 RAM 的硬件接口技术，通过FPGA 控制，向外部 RAM 写入数据，通过 FPGA 控制，从外部 RAM 读出数据，并且利用数码管显示读出的数据。
利用 Verilog HDL 语言编程设计带进位算术逻辑运算单元，移位运算器 验证带进位控制的算术运算功能发生器的功能， 按指定数据完成集中指定的算术运算验证移位运算器的组合功能 实验内容： （1） 采用 LPM 宏单元设计一个先进先出存储电路 FIFO， 增加 “空” 、 “未满” 、 “满”设计仿真波形并进行分析和验证 根据实验电路选择适当的模式， 设计相应的引脚锁定方案，并下载到实验台观察并记录当 LPM_FIFO 为“空” 、 “未满” 、 “满”是，各种输出信号的变化情况 （2）用 FPGA 与外部 RAM 接口，设计一个实现对外部 RAM 的读写控制电路，设计仿真波形并进行分析和验证 根据实验电路选择适当的模式， 设计相应的引脚锁定方案，并下载到实验台观察并记录写入和读出的数据，并进行比较 （3）采用 Verilog HDL 语言设计一个带进位算术逻辑运算单元 ALU 电路设计仿真波形并进行分析和验证根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台观察并记录带进位 ALU 的功能，通过指定数据完成全部的运算功能，并将结构填入带进位 ALU 实验数据表中 （4）采用 Verilog HDL 语言设计一个移位运算器电路。
设计仿真波形并进行分析和验证根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台观察并记录移位运算器的组合功能，并将理论分析值与实验结果进行比较 课程实验（二）课程实验（二） 实验名称：微控制器组成实验（4 学时，设计型和验证型） 实验目的：掌握微指令控制、微地址寄存器控制、数据寄存器译码控制以及微程序控制器的工作原理和构成原理掌握微程序的编写，输入，观察微程序的运行 实验内容： （1）采用 LPM 宏单元设计微指令控制电路，设计仿真波形并进行分析和验证根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台根据微程序控制器的内部结构， 记录当标志位变化时， 微指令的变化对输出微地址控制信号的影响 （2）采用 LPM 宏单元设计微地址寄存器控制电路，设计仿真波形并进行分析和验证根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台观察并记录微地址寄存器在正常工作情况下，由输入、输出的微地址实验数据，以及在发生控制/转移情况下，当控制信号有效时，输出的微地址发生变化的情况 （3）采用 LPM 宏单元设计数据寄存器译码控制电路，设计仿真波形并进行分析和验证。
根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台观察并记录微指令信号的变化，控制信号的变化，对输出选通信号的影响 （4）定制微程序存储器 LPM_ROM，并在前面实验电路的基础上构建微控制器电路，设计仿真波形并进行分析和验证 根据实验电路选择适当的模式， 设计相应的引脚锁定方案，并下载到实验台观察并记录微程序的运行情况 课程实验（三）课程实验（三） 实验名称：8 位 CISC CPU 设计与实现（8 学时，设计型） 实验目的：深入理解 CISC 模型机的功能和组成知识，巩固和深化理论课相关的教学内容深入学习计算机各类典型指令的执行流程在实验（二）的基础上，进一步掌握微程序控制器的设计流程和相关技术，以及 LPM_ROM 的配置方法在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台简单 CISC 模型机定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念，掌握微程序的设计方法，学会编写二进制微指令代码表 通过完整的计算机的设计， 全面了解并掌握微程序控制方式计算机的设计方法 实验内容： （1） 设计 CISC CPU 的功能模块，包括：算术逻辑单元、数据缓冲寄存器、移位运算器、程序存储器与数据存储器、先进先出存储器 FIFO、流水线乘法累加器、程序计数器与地址寄存器、指令寄存器、指令译码器与控制器、时序产生器等； （2） 设计 CISC CPU 的指令系统，拟定指令流程和微命令序列，并设计简单的微程序； （3） 建立 CISC CPU 的数据通路，并用图形编辑工具设计 CISC CPU 的顶层电路原理图； （4） 对 CISC CPU 的整机硬件电路进行编译、波形仿真和调试。
根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译； （5） 将编译通过的电路和应用程序下载到实验台上的 FPGA 中，在实验台上通过单步跟踪微程序执行过程的方式进行硬件调试根据硬件调试结果验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译；最终完成 CISC CPU 的硬件电路设计以及应用程序及微程序的设计和调试 （6） 观察并记录 CPU 的运行情况：用手动 STEP 控制和 LCD 液晶显示器观察CPU 运行、用 In-System Memory Content Editor 了解 CPU 运行情况、用嵌入式逻辑分析仪 SignalTapII 了解 CPU 运行情况、用时序仿真了解 CPU 运行情况 综合设计：综合设计：32 位位 RISC CPU 设计与实现——设计与实现——MIPS-C（共（共20 学时）学时） 课程实验（四）课程实验（四） 实验名称：32 位 MIPS-C 基本组成部件调试与定制（4 学时，验证型） 实验目的：了解 MIPS-C 基本组成部件的工作原理熟练掌握 MIPS-C 基本组成部件的设计方法 实验内容： （1） 根据设计要求，应用数字逻辑实验结果，完成 MIPS-C 基本组成部件的调试和定制， 包括：ALU，移位器，乘/除法器，寄存器堆，程序计数器，指令寄存器，数据寄存器，存储器等。
（2） 对每一个基本组成部件分别进行时序仿真验证和硬件下载测试 课程实验（五）课程实验（五） 实验名称：32 位 MIPS-C 指令系统设计和数据通路构建（8 学时，设计型） 实验目的：了解 MIPS-C 各种类型指令（包括：存取指令，R 型指令，I 型指令，跳转指令，CP0 指令，分支指令等）执行的功能和工作原理掌握 MIPS-C 指令系统的设计方法掌握基于 MIPS-C 指令集来编写汇编程序的方法了解 MIPS-C 数据通路的建立方法和组成原理 了解数据通路部件的概念 熟练掌握根据不同类型的指令确定所需要的数据通路部件，再由这些部件组装出某类型指令简单数据通路的方法 掌握将不同类型指令的数据通路组合成完整的数据通路的方法 实验内容： （1） 根据系统设计要求，设计 MIPS-C 的指令系统 （２） 在 MIPS-C 指令集的基础上，编写 3 个汇编程序 （３） 从实验（四）中选取适当的部件，分别组装：取指指令数据通路、R 型指令数据通路、I 型指令数据通路、跳转指令数据通路、分支指令数据通路、存储指令数据通路等 （４） 综合各类型指令数据通路，构建 MIPS-C 顶层数据通路 （５） 通过时序仿真的方法，对各种数据通路进行调试和测试，并结合仿真波形分析各种数据通路的执行流程。
（６） 根据实验电路选择适当的模式，设计各种数据通路的引脚锁定方案，并下载到实验台观察并记录指令的执行情况 课程实验（六）课程实验（六） 实验名称：32 位 MIPS-C 控制单元设计（4 学时，设计型） 实验目的：了解 MIPS-C 控制器的功能和工作原理掌握用有限状态机技术实现多周期控制器的方法熟练掌握用 Verilog HDL 语言设计多周期控制器的方法掌握对多周期控制器的仿真验证和硬件测试两种调试方法 掌握向 MIPS-C 顶层数据通路中增加控制单元的方法，并通过仿真验证和硬件测试两种方法对电路进行故障定位的调试技术 实验内容： （1） MIPS-C 控制器的有限状态机设计 根据 MIPS-C 各种类型指令执行要求和有限状态机的设计原理，将多周期控制器的指令执行划分为多个状态，确定每一种类型指令的有限状态机，最后归纳为完整的多周期控制器有限状态机通过Verilog HDL 语言实现多周期控制器有限状态机 （2） 根据 MIPS-C 控制器的接口要求， 在有限状态机的基础上， 用 Verilog HDL 实现完整的 MIPS-C 控制器的设计，并根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译； （3） 设计控制器的硬件下载测试方案。
将编译通过的电路下载到实验台上的 FPGA中根据硬件调试结果验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译；最终完成控制器的硬件电路设计 （4） 在实验（五）顶层数据通路基础上，增加控制单元电路，并进行编译、波形仿真和调试根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译； （5） 对增加了控制单元的顶层数据通路设。