关于晶振的一些知识

《关于晶振的一些知识》由会员分享，可在线阅读，更多相关《关于晶振的一些知识（8页珍藏版）》请在金锄头文库上搜索。

1、 关于晶振的一些知识关于晶振的一些知识 1. 我发现在使用晶振时会和它并一个电阻,一般 1M 以上,我把它去掉,板子仍可正常工作,请问这个电阻有什么用?可以不用吗? 这个电阻是反馈电阻，是为了保证反相器输入端的工作点电压在 VDD/2，这 样在振荡信号反馈在输入端时，能保证反相器工作在适当的工作区。虽然你去掉 该电阻时，振荡电路仍工作了。但是如果从示波器看振荡波形就会不一致了，而 且可能会造成振荡电路因工作点不合适而停振。所以千万不要省略此电阻。 2.单片机晶振的两个电容的作用 这两个电容叫晶振的负载电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发。它会影响到晶振的谐振频率和输出幅度，

2、一般订购晶振时候供货方会问你负载电容是多少。 晶振的负载电容=(Cd*Cg)/(Cd+Cg)+Cic+C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+C（PCBPCB 上电容）经验值为 3 至 5pf. 各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个

3、有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容

4、串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量. 在这里不能画图, 不知道叙述是否清楚. 一般芯片的 Data sheet 上会有说明 3.无源晶体与有源晶振的应用区别无源晶体与有源晶振的应用区别 无源晶体（谐振器）与有源晶振（振荡器）的区别、应用范围及用法： 1、无源晶体无源晶体需要用 DSP 片内的振荡器，在 datasheet 上有建议的连接方法。无源晶体没有电压的问题，信号电平是可变的，也就是说是根据起振电路来决定的，同样的晶体可

5、以适用于多种电压，可用于多种不同时钟信号电压要求的 DSP，而且价格通常也较低，因此对于一般的应用如果条件许可建议用晶体，这尤其适合于产品线丰富批量大的生产者。无源晶体相对于晶振而言其缺陷是信号质量较差，通常需要精确匹配外围电路（用于信号匹配的电容、电感、电阻等） ，更换不同频率的晶体时周边配置电路需要做相应的调整。使用时建议采用精度较高的石英晶体，尽可能不要采用精度低的陶瓷晶体。 2、有源晶振有源晶振不需要 DSP 的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的 PI 型滤波网络，输出端用一个小阻值的电阻过滤信号即可） ，不需要复杂

6、的配置电路。相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，价格相对较高。对于时序要求敏感的应用，还是有源的晶振好，因为可以选用比较精密的晶振，甚至是高档的温度补偿晶振。有些 DSP 内部没有起振电路，只能使用有源的晶振，如 TI 的 6000 系列等。有源晶振相比于无源晶体通常体积较大，但现在许多有源晶振是表贴的，体积和晶体相当，有的甚至比许多晶体还要小。 几点注意事项： 1、需要倍频的 DSP 需要配置好 PLL 周边配置电路，主要是隔离和滤波； 2、20MHz 以下的晶体晶振基本上都是基频的器件，稳定度好，20MHz 以上的大多是谐波的（如 3 次

7、谐波、5 次谐波等等） ，稳定度差，因此建议使用低频的器件，毕竟倍频用的 PLL 电路需要的周边配置主要是电容、电阻、电感，其稳定度和价格方面远远好于晶体晶振器件； 3、时钟信号走线长度尽可能短，线宽尽可能大，与其它印制线间距尽可能大，紧靠器件布局布线，必要时可以走内层，以及用地线包围； 4、通过背板从外部引入时钟信号时有特殊的设计要求，需要详细参考相关的资料。 此外还要做一些说明： 总体来说晶振的稳定度等方面好于晶体，尤其是精密测量等领域，绝大多数用的都是高档的晶振，这样就可以把各种补偿技术集成在一起，减少了设计的复杂性。试想，如果采用晶体，然后自己设计波形整形、抗干扰、温度补偿，那样的话设

8、计的复杂性将是什么样的呢？我们这里设计射频电路等对时钟要求高的场合，就是采用高精度温补晶振的，工业级的要好几百元一个。 特殊领域的应用如果找不到合适的晶振，也就是说设计的复杂性超出了市场上成品晶振水平，就必须自己设计了，这种情况下就要选用晶体了，不过这些晶体肯定不是市场上的普通晶体，而是特殊的高端晶体，甚至用红宝石晶体等等。 晶体原理如以下说明： 在该应用手册中，我们将讨论我们推荐给您的晶振电路设计方案，并解释电路中的各个元器件 的具体作用，并且在元器件数值的选择上提供指导。最后，就消除晶振不稳定和起振问题，我们还 将给出一些建议措施。 图1所示为晶振等效电路。R为ESR(串联等效阻抗)。L和

9、C分别是晶振等效电感和等效电容。CP 是晶振的伴生电容，其极性取决于晶振的极性。图2所示为晶振的电抗频谱线。当晶振在串联谐振状 态下工作时，线路表现为纯阻性，感抗等于容抗(XL = XC)。串联谐振频率由下式给出 LCfS21= 当晶振工作在并联谐振模式时，晶振表现为感性。该模式的工作频率由晶振的负载决定。对于 并联谐振状态的晶振，晶振制造商应该指定负载电容CL。在这种模式下，振动频率由下式给出 PLPL CCCCLfa+=21图图 1. 晶振等效电路晶振等效电路.图图 2. 晶振的电抗频谱线晶振的电抗频谱线. 晶振振荡电路设计晶振振荡电路设计 - 2 - 应用手册应用手册 在并联谐振模式下，

10、电抗线中fs到fa的斜线区域内，通过调整晶振的负载，如图2，晶振都可以 振荡起来。MX-COM所有的晶振电路都推荐使用并联谐振模式的晶振。 图3所示为推荐的晶振振荡电路图。这样的组成可以使晶振处于并联谐振模式。反相器在芯片内 体现为一个AB型放大器，它将输入的电量相移大约180 后输出；并且由晶振，R1，C1和C2组成的 型网络产生另外180的相移。所以整个环路的相移为360。这满足了保持振荡的一个条件。其它的 条件，比如正确起振和保持振荡，则要求闭环增益应1。 反相器附近的电阻Rf产生负反馈，它将反相器设定在中间补偿区附近，使反相器工作在高增益 线性区域。电阻值很高，范围通常在500K 2M

11、内。MXCOM的有些芯片内置有电阻，对于具体 的芯片，请参考其外部元器件选用说明书。 对晶振来讲，C1 和 C2 组成负载电容。和晶振来匹配最好的电容(CL)，晶振厂家都有说明。C1 和 C2 的计算式为 SLCCCCCC+=2121这里CS是PCB的漂移电容（stray capacitance），用于计算目的时，典型值为5pf。现在C1和 C2选择出来满足上面等式。通常选择的C1和C2是大致相等的。C1和/或C2的数值较大，这提高了频 率的稳定性，但减小了环路增益，可能引发起振问题。 R1是驱动限流电阻，主要功能是限制反相器输出，这样晶振不会被过驱动（over driven）。R1、 C1组

12、构成分压电路，这些元器件的数值是以这样的方式进行计算的：反相器的输出接近rail-to-rail 值，输入到晶振的信号是rail-to-rail的60%，通常实际是令R1的电阻值和的C1容抗值相等，即R1 XC1。这使晶振只取得反相器输出信号的一半。要一直保证晶振消耗的功率在厂商说明书规定范 围内。过驱动会损坏晶振。请参考晶振厂商的建议。 理想情况下，反相器提供180相移。但是，反相器的内在延迟会产生额外相移，而这个额外相 移与内在延迟成比例。 为保证环路全相移为n360， 型网络应根据反相器的延迟情况， 提供小于180 的相移。R1的调整可以满足这一点。使用固定大小的C1和C2，闭环增益和相

13、位可随R1变化。如果 上述两个条件均得到了满足，在一些应用中，R1可以忽略掉。 图图 3. 晶振电路晶振电路 晶振振荡电路设计晶振振荡电路设计 - 3 - 应用手册应用手册 一些芯片内置了全部这些外部器件(Rf, R1, C1, and C2)，因此消除了电路设计师的烦恼。这种 情况下，只要把晶振连接在XTAL和XTAL引脚上即可。 提示提示: 选择ESR小的晶振，有利于解决起振问题。较小的ESR可以增加环路增益。 在PCB板上缩短线路可以减小漂移电容。这也有利于解决晶振起振和振荡频率的问题。 在工作的温度下和工作的电压范围内经常性测试一下电路，以确保晶振起振和持续振荡。必要 的时候调整元器件

14、的数值。 为了取得最好效果，晶振的设计，用至少0.4 Vdd（峰峰值）的电平驱动时钟反相器。调节晶振 不能满足要求。为了获得进一步的设计协助，请联系晶振制造商。 为了优化R1，我们推荐先计算C1和C2（前面已经解释过如何计算）。将R1替换成电位计，将 其初始值设置到大约XC1。如果需要，调节电位计的设置，直到晶振起振并在稳态条件下保持振荡。 所用晶体一些特性说明： 以上解释可以说明： 为什么 12.5PF 与 9PF 晶体 Cg 与 Cd 需要更改？ 不同平台中， 同一 12.5PF 晶体在 35， 36 平台与 53， 23 平台中， 为什么 Cg、Cd 不同呢？ 上图说明在常温 25 度频偏误差最大。 一般测量误差都以 25 度时候频偏误差为+10PPM 左右来配置起振电容 Cg 与Cd 的。如下图：