《quartus使用说明2015》由会员分享，可在线阅读，更多相关《quartus使用说明2015（22页珍藏版）》请在金锄头文库上搜索。
1、合肥工业大学电气与自动化工程学院合肥工业大学电气与自动化工程学院 EDA 与数字系统设计与数字系统设计 一、一、Quartus II 安装说明安装说明 （1）运行 quart91 文件夹中的 setup.exe，安装 quartus91 软件。 （安装路径 X:altera） （2）安装破解器； （破解器和说明在 quart91 文件夹中） （3）安装 USB 下载驱动。 （驱动在 X:alteraquartusdrivers） 二、二、 基于基于 Quartus II 的电路设计（原理图输入法）的电路设计（原理图输入法） 1、创建工程 File New Project Wizard 2、设计
2、输入 Block Diagram/Schematic File 3、编译（检查语法错误） Compilation 4、仿真 (时序检查） Simulate 5、管脚分配 assignments editor 6、编译（检查系统设计错误） Compilation 7、下载 Programmer Quartus II 中每一项设计都对应一个工程 （Project） ， Quartus II 中的工程是由有关的设计 文件组成。为便于设计项目的存储，必须先建立一个文件夹(工作目录)，用来存放与此工程 相关的所有文件。例中文件夹 E:ZWY，此文件夹被默认为用户库（Work Library） 。不同工
3、程项目应该放在不同文件夹中； 当一个工程中需要多个文件时， 这些文件必须放在同一个文 件夹中。； 当一个工程中需要多个文件时， 这些文件必须放在同一个文 件夹中。 【例例 1-2-1】 用原理图输入法设计一个与门。 步骤步骤 1：进入 Windows 操作系统，打开 Quartus II 软件，Quartus II 界面如图 1-2-1 所示。 图 1-2-1 Quartus II 界面 步骤步骤 2：创建工程 （1）工程设置。选择 File New Project Wizard 命令，如图 1-2-2 所示。在弹出的图 1-2-3 所示对话框中， 选 Next， 进入图 1-2-4 所示的工
4、程设置页面， 设置工程文件夹 E:ZWY、 工程名和顶层实体名均为 zand。设置完成后选 Next，进入目标器件选择页面。 1图 1-2-2 图 1-2-3 新建工程向导 图 1-2-4 新建工程路径、工程名称、工程实体名 （2）指定目标器件。设计人员可以在该步骤中指明本次设计的目标器件。按图 1-2-5 所示选择目标芯片。设置完毕，选择 Next。 2图 1-2-5 目标芯片选择 （3）工程总结。图 1-2-6 工程设置情况总结，包括工程文件夹位置、工程名和顶层实 体名、器件类型、综合器与仿真器选择等。设计人员在此可检查设置是否符合要求。若无问 题，点击“Finish”结束工程的创建。若有
5、不符合要求的情况，可点击“Back”退回修改。 图 1-2-6 工程总结 步骤步骤 3：打开原理图编辑器 项目建立后， 便可进行具体设计， 为项目添加实际的设计文件。 选择 “File” 菜单 “New” ， 弹出文件类型选择对话框如图 1-2-7 所示，在“Design Files”栏中选择“Block Diagram/Schematic File” ，进入图 1-2-8 所示原理图文件（扩展名为 bdf）编辑界面。 3图 1-2-7 新建原理图文件（.bdf 文件） 图 1-2-8 bdf 原理图文件编辑界面 步骤步骤 4：原理图文件编辑 （1） 元器件放置 在图 1-2-8 原理图文件编
6、辑界面空白处双击鼠标左键空白处双击鼠标左键，弹出元件选择页面，如图 1-2-9 所示。图中“Libraries”处列出元件库目录，包括基本元件库、宏功能库和其它元件库。选 择其中任一库，如基本元件库，双击所需的元件即可将元件调入文件。也可在页面“Name” 处输入元件名，如 and3（三输入与门） 、not（非门） 、input（输入端口）等，并点击 OK。 若要放置相同的元件，只要按住 Ctrl 键，用鼠标拖动该元件。 4图 1-2-9 元件选择窗口 （2） 在器件之间添加连线 把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为“十”字，按住鼠标左键拖动， 即可画出连线。如图 1-2-10。
7、图 1-2-10 在器件之间添加连线 步骤步骤 5：给输入、输出引脚命名 电路图绘制完成后，给输入、输出引脚命名加以区别。例中将输入、输出引脚的 “pin_name”分别改为：a，b 和 y，如图 1-2-11 所示。 5图 1-2-11 给输入输出引脚命名 步骤步骤 6：保存原理图文件 在选择 File Save As 保存原理图文件（文件名为 ZAND.bdf） ，将文件存入用户库，如图 1-2-12a 所示，并选择将文件加入当前工程，点击保存后，图 1-2-11 的原理图输入界面发生 了变化，如图图 1-2-12b 所示。 图 1-2-12a 将原理图文件保存并加入当前工程 图 1-2-
8、12b 将原理图文件保存并加入当前工程后的界面 步骤步骤 7：编译 Quartus II 的编译器可完成对设计项目的检错、逻辑综合、结构综合等功能。选择 “Processing”下的“Start Compilation”项， ，即可启动编译。编译过程中“Processing”窗 口会显示相关信息，若发现问题，会以红色的错误标记条或深蓝色警告标记条加以提示。 Warning 一般不影响编译通过，error 则必须排除。双击错误条文，光标将定位于错误处。 编译完成后，将会出现图 1-2-13 所示的编译结果报告。用户可以在窗口中查看项目编6译后的各种统计信息，包括资源使用情况、时序情况、适配情况等
9、。 图 1-2-13 编译报告窗口 步骤步骤 8：时序模拟 工程编译完成后，可以进行功能和时序仿真测试，以验证设计结果是否满足设计要求。 对工程进行仿真的步骤如下： （1） 新建 vwf 波形文件 选择“File”菜单“New” ，弹出文件类型选择对话框如图 1-2-14 所示，在“Verification Files”中选择 Vector Waveform File” ，点击 OK 后，此时弹出图 1-2-15 所示 vwf 波形文件编 辑界面，新建仿真波形文件（扩展名为 vwf） 。 图 1-2-14 新建 vwf 波形文件 7图 1-2-15 vwf 文件编辑界面 （2） 确定仿真时间和
10、网格宽度 为设置满足要求的仿真时间区域，选择“Edit”菜单下的“End Time”项，指定仿真结 束时间。可通过“Edit”菜单下的“Grid Size”项指定网格宽度。例中将仿真结束时间设定 为 20us（图 1-2-16） ，网格宽度设定为 40ns（图 1-2-17） 。 （必须40ns） 图 1-2-16 指定仿真结束时间 图 1-2-17 指定网格宽度 （3） 编辑 vwf 文件 在图 1-2-18 vwf 波形文件编辑界面中，在端口列表名 name 下空白处点击右键，选择 “Insert Node or Bus” ，弹出图 1-2-19 所示对话框，点击“Node Finder”
11、 ，弹出图 1-2-20 所示 对话框；点击“List”找到设计中出现的输入输出端口；用图 1-2-20 中“”符号将全部或 部分选中的端口调入仿真波形文件; 点击图 1-2-20 所示 Node Finder 对话框中的 OK，再点 击图 1-2-19 所示 Insert Node or Bus 对话框中的 OK。 图 1-2-18 vwf 波形文件编辑界面 8图 1-2-19 端口搜索 图 1-2-20 将输入输出端口调入仿真波形文件 仿真前需要对输入端口进行赋值，利用图 1-2-21 中波形绘制工具来编辑输入端口 a，b 波形。单线信号赋值时，可用鼠标拖动选定区域，利用置 0、置 1 等
12、按钮将区域赋值为低电 平、高电平；总线信号赋值时，可利用专用的总线赋值按钮来完成；时钟信号赋值时，则应 该选择专门的时钟信号设置按钮，在设置对话框内指明时钟信号的周期。编辑完成后选择 File Save As 保存仿真波形文件，文件名为 ZAND.vwf，点击保存，将波形文件存入用户库。 （a） 波形绘制工具条 (b) 9(c) 图 1-2-21 波形编辑和保存 （4） 启动仿真 在“Processing”菜单下选择“Start Simulation”命令，或点击其快捷图标，即可启动工 程仿真，如图 1-2-22 所示。仿真结束后可在 zand.vwf 文件中观察仿真结果，如图 1-2-23
13、所 示。可见，例中仿真结果符合表 1-2-1 所列的功能（注意有竞争冒险现象和信号延迟现象） 。 图 1-2-22 启动仿真 图 1-2-23 仿真结果（注意延迟时间） 10表 1-2-1 与门真值表 a b y 0 0 0 0 1 0 1 0 0 1 1 1 步骤步骤 9：管脚分配 仿真正确后，就可以准备将设计下载至 PLD 目标芯片进行验证了。通过管脚分配将其 输入输出端口与 PLD 器件的管脚建立对应关系。选择 Assignments 菜单中的 Pin 栏，显示项 目的信号列表和目标芯片的管脚图，如图 1-2-24 所示。 图 1-2-24 管脚分配界面 管脚分配时应注意所用实验箱的实际
14、情况， 由于实验箱已将 FPGA/CPLD 芯片的引脚与 外部的开关、LED、数码管、接口设备等连接在一起，管脚分配时只能根据管脚与外部器件 的对应表用手动方式分配手动方式分配。实验箱使用的 EP1C6Q240C8 管脚分配表如表 1.2.2 所示。 表 1.2.2 EP1C6Q240C8 管脚分配表 8 位数码管 拨码开关 发光二极管 按键开关 时钟源 a 100 MS1 42（左 1） S16 178DS5 194 K143 CLK0 75 b 99 MS2 182 S17 74 DS6 197 K239 CLK1 76 c 98 MS3 181 S18 105DS7 196 K3170
15、CLK2 77 d 95 MS4 184 S19 106DS8 201 K4175 e 94 MS5 180 S20 174DS9 200 K587 蜂鸣器 f 93 MS6 185 S21 177DS10203 K686 CTRL 65 g 88 MS7 183 S22 193DS11202 K784 dp 38 MS8 187 S23 101DS12206 K885 加 1khz 时钟信号 高电平亮 低电平有效 拨上 0， 拨下 1低电平亮 不按 1， 按 0 管脚分配的过程：双击图 1-2-24 中“Location”下的空白格，输入端口 a,b 与开关相连， 输出端口 y 与发光二极管
16、 DS5 相连，管脚分配情况如图 1-2-25 所示。 图 1-2-25 管脚分配参考方案 管脚分配后，需要对工程再一次编译，以将管脚对应关系存入设计，并产生 zand.sof 文件。11图 1-2-26 管脚分配后的原理图文件 步骤步骤 10：下载（用 USB 口） （1）关闭实验箱上的电源，用 USB 下载器分别连接计算机和目标器件的 JTAG 口，打 开实验箱电源，如图 1-2-27 所示。 计算机 图 1-2-27 USB 下载器连接与开发板的连接图 （2）在 Quartus II 软件中选择“Tools”菜单下的“Programmer”命令。在下载之前， 首先需要进行硬件设置，如图 1-2-28 所示，点击界面中“Hardware Setup”按钮，在 “Hardware Settings” 项中， 找到 “Currently selected hardware” 选项， 选中 “USB
