《嵌入式ddr布线分析与设计》由会员分享，可在线阅读，更多相关《嵌入式ddr布线分析与设计（5页珍藏版）》请在金锄头文库上搜索。
1、嵌入式 DDR 息线的布线分析与设计(1)嵌入式 DDR(Double Data Rate，双数据速率)设计是含 DDR 的嵌入式硬件设计中最重要和最核心的部分。随着嵌入式系统的处理能力越来越强大，实现的功能越来越多，系统的工作频率越来越高，DDR 的工作频率也逐渐从最低的 133 MHz 提高到 200 MHz，从而实现了更大的系统带宽和更好的性能。然而，更高的工作频率同时也对系统的稳定性提出了更高的要求，这需要硬件设计者对电路的布局走线有更多的约束和考虑。而影响整个系统能否工作正常且稳定的最重要的部分就是 DDR 部分的电路设计。嵌入式系统使用 DDR 内存，可以在传统的单数据数率内存芯片
2、上实现更好.1 1 DDRDDR 总线结构总线结构对于 DDR 内存，JEDEC 建立和采用了一个低压高速信号标准。这个标准称为“短截线串联终结逻辑(StubSeries Terminated Logic，SSTL)”。SSTL 能够改进数据通过总线传输的信号完整性，这种终端设计的目的是防止在高速传输下由于信号反射导致的数据错误。在一个典型的内存拓扑结构中，如果使用了串联匹配电阻(Rs)，那么它应该放在远离DDR 控制器的位置。这种方法能够节约控制器附近宝贵的电路板空间，避免布线拥塞和繁琐的引脚扇出；而且也优化了从控制器到内存芯片的信号完整性，在这些位置往往有很多地址和命令信号需要可靠地被多个
3、内存接收。最普通的 SSTL 终端模型是一种较好的单终端和并联终端方案，如图 1 所示。这种方案包含使用一个串联终端电阻(Rg)从控制器到内存，以及一个并联终端电阻(RT)上拉到终端电压(VTT)。这种方法常见于商用电脑的主板上，但目前的嵌入式主板上为了获得更好的信号完整性和系统稳定性，也常常使用。Rs 和 RT 的值是依赖于具体的系统的，应该由板级仿真确定具体的值。2 2 嵌入式嵌入式 DDRDDR 布线分析布线分析2 21 1 DDRDDR 的信号完整性问题的信号完整性问题 高速总线信号的传输往往需要考虑信号完整性问题。DDR 的信号线不是普通的信号线而是传输线，因而传输线上的过孔，或者连
4、接器等不连续阻抗因素都会影响接收端的信号完整性。主要有过冲和下冲、振铃及串扰等影响，交流噪声以及直流电压的一些不准确因素也同样影响信号传输的性能。DDR 为了实现更高的信号频率，SSTL 高增益差分接收器的接收电平往往是偏置在参考电平(VREF)附近，使用这样的接收器允许更小的电压摆幅、更少的信号反射、更低的电磁干扰和更短的建立时间，比 LVTTL 能适应更高的时钟频率。图 2 所示的是 SSTL 接口电平。交流逻辑电平是在接收器端的接收电平，在接收器处交流逻辑参数(包括建立和保持时间)都必须最佳，而直流逻辑电平则提供一个滞后的接收电平点。当输入电平穿过 DC 直流参考点时，接收器转变到新的逻
5、辑电平并且保持这个新的状态，只要信号不低于门限电平。因此，SSTL 总线不易于受过冲、下冲和振铃的影响。2 22 2 基于布线考虑的基于布线考虑的 DDRDDR 信号分组信号分组 DDR 控制器包括超过 130 个信号，并且提供直接的信号接口连接内存子系统。这些信号根据信号的种类可以分为不同的信号组，如表 1 所列。其中，数据组的分组应该以每个字节通道来划分，DMO、DQSO 以及 DQODQ7 为第 1 字节通道，DMl、DQSl 以及 DQ8DQl5为第 2 字节通道，以此类推。每个字节通道内有严格的长度匹配关系。其他信号走线长度应按照组为单位来进行匹配，每组内信号长度差应该严格控制在一定
6、范围内。不同组的信号间虽然不像组内信号那样要求严格，但不同组长度差同样也有一定要求。具体布线要求见 24 小节。2 23 3 信号组布线顺序信号组布线顺序为了确保 DDR 接口最优化，DDR 的布线应该按照如下的顺序进行：功率、电阻网络中的 pin 脚交换、数据信号线布线、地址命令信号布线、控制信号布线、时钟信号布线、反馈信号布线。数据信号组的布线优先级是所有信号组中最高的，因为它工作在 2 倍时钟频率下，它的信号完整性要求是最高的。另外，数据信号组是所有这些信号组中占最大部分内存总线位宽的部分也是最主要的走线长度匹配有要求的信号组。地址、命令、控制和数据信号组都与时钟的走线有关。因此，系统中
7、有效的时钟走线长度应该满足多种关系。设计者应该建立系统时序的综合考虑，以确保所有这些关系都能够被满足2 24 4 各组信号布线长度匹配各组信号布线长度匹配时钟信号：以地平面为参考，给整个时钟回路的走线提供一个完整的地平面，给回路电流提供一个低阻抗的路径。由于是差分时钟信号，在走线前应预先设计好线宽线距，计算好差分阻抗，再按照这种约束来进行布线。所有的 DDR 差分时钟信号都必须在关键平面上走线，尽量避免层到层的转换。线宽和差分间距需要参考 DDR 控制器的实施细则，信号线的单线阻抗应控制在 5060，差分阻抗控制在 100120 。时钟信号到其他信号应保持在 20 mil*以上的距离来防止对其
8、他信号的干扰。蛇形走线的间距不应小于 20 mil。串联终端电阻 Rs 值在 1533Q，可选的并联终端电阻 RT 值在 2568 ，具体设定的阻值还是应该依据信号完整性仿真的结果。数据信号组：以地平面为参考，给信号回路提供完整的地平面。特征阻抗控制在5060 。线宽要求参考实施细则。与其他非 DDR 信号间距至少隔离 20 mil。长度匹配按字节通道为单位进行设置，每字节通道内数据信号 DQ、数据选通 DQS 和数据屏蔽信号 DM长度差应控制在25 mil 内(非常重要)，不同字节通道的信号长度差应控制在 1 000 mi 内。与相匹配的 DM 和 DQS 串联匹配电 Rs 值为 o33 ，
9、并联匹配终端电阻 RT 值为 2568 其他 DDR 信号。地址和命令信号组：保持完整的地和电源平面。特征阻抗控制在 5060 。信号线宽参考具体设计实施细则。信号组与其他非 DDR 信号间距至少保持 20 mil 以上。组内信号应该与 DDR 时钟线长度匹配，差距至少控制在 25 mil 内。串联匹配电阻 Rs 值为 O33 ，并联匹配电阻 T，值应该在 2568 。本组内的信号不要和数据信号组在同一个电阻本组内的信号不要和数据信号组在同一个电阻排内。排内。控制信号组：控制信号组的信号最少，只有时钟使能和片选两种信号。仍需要有一个完整的地平面和电源平面作参考。串联匹配电阻 RS 值为 O33
10、 ，并联匹配终端电阻 RT值为 2568 。为了防止串扰，本组内信号同样也不能和数据信号在同一个电阻排内。为了防止串扰，本组内信号同样也不能和数据信号在同一个电阻排内。2 25 5 电源部分的设计分析电源部分的设计分析通常情况下，DDR 供电电压是 2327 V，典型值是 25 V，工作频率的不同可能引起正常工作电压的不同。参考电压 VREF 是 113138 V，典型值是 125 V。VTT 以VREF 为参考，电压范围是(VREF-O4 V)一(VREF+O4 V)。由于 VREF 只是给差分接受器端提供一个直流参考电平所以电流比较小,最大的只有 3mA.VTT 的电流由于上拉的缘故,在输
11、出端输出高电平时,VTT 应能流入电流,在输出端输出低电时 VTT 电流输出.故 VTT 必须能同时有流入和流出电流,电流的大小依赖于总线上同时出现的电位状态,从常用的设计来看最大可以从 2.3A 到 3.2A.由于 VREF 电压作为其他信号接收端的重要参考，故它的布线设计也是十分重要的。叠加在 VREF 电压的串扰或噪声能直接导致内存总线发生潜在的时序错误、抖动和漂移。很多电源芯片会把 VREF 和 VTT 从同一源输出,但是由于使用的目的不同，走线也完全不同。VREF 最好和 VTT 在不同平面，以免 VTT 产生的噪声干扰 VREF。而且无论是在 DDR 控制器端还是 DDR 存储器端
12、，VREF 脚附近都应放置去耦电容，消除高频噪声。VREF 的走线宽度应该越宽越好，最好为 2025 mil。VTT 电源应该单独划分一块平面来供应电流，且最好放在 DDR 存储器端。如果并联终端匹配使用排阻的方式上拉，那么最好每个排阻都添加一个 01F 或 001 F 的去耦电容，这对于改善信号的完整性、提高 DDR 总线的稳定性都有很好的效果。结结 语语在带有 DDR 的嵌入式系统主板中，设计 PCB 最难的部分莫过于 DDR 的走线设计。好的走线就等于有了好的信号完整性和好的时序匹配，总线在高速输入输出数据过程中就不会出错，甚至能够有更好的抗串扰和 EMC 能力。DDR 总线并行传输且速率较高，在设计过程中如果没有按照严格的约束进行布线，在设备后期调试过程中，将会出现各种各样异常问题，甚至是系统根本无法启动。而这些问题在查找和调试中很难发现，以至于无法完成硬件的开发。最好的方法就是在设计时就充分考虑信号完整性和时序匹配的问题，在走线时就把这些规则运用进去；如果有条件，可以做一下仿真，预先验证一下设计。这样做出来的设计，系统的稳定性和可靠性才会更高。
