实验5触发器与时序逻辑电路的研究

《实验5触发器与时序逻辑电路的研究》由会员分享，可在线阅读，更多相关《实验5触发器与时序逻辑电路的研究（2页珍藏版）》请在金锄头文库上搜索。

1、实验 5 触发器与时序逻辑电路的研究、实验目的、实验目的1.利用 JK 触发器构成 4 位异步二进制加法计数电路，熟悉和掌握 JK 触发器的功能，了 解构成计数器的方法。2.利用集成计数器芯片 161 组成二进制加法计数电路，掌握集成计数器的使用方法。 3.将上述计数电路与数码显示电路连接，构成计数显示系统，熟悉和掌握数字电路系统 连接的方法。二、二、实验内容与要求实验内容与要求1.用双 JK 触发器芯片 74LS73（1 片）和 74LS112（1 片） ，共同构成异步二进制加法计 数电路，并将输出端接数码管显示电路，观察计数结果。2.用集成技术器芯片 161 构成二进制计数电路，并将输出端

2、接数码管显示电路，观察计 数结果。三、实验电路和设备三、实验电路和设备1 实验电路（1）JK 触发器组成的 4 位异步二进制加法计数器电路，如图 5-1 所示。图 5-1 4 位异步二进制加法计数电路（2）集成计数器芯片 161 构成 4 位同步二进制加法计数电路，见图 5-2。图 5-2 161 构成 4 位同步二进制加法计数电路2实验设备（1）控制信号 CP、5V 电压源和数码显示电路，均取自实验箱。（2）实验用到数字电路实验模块。实验模块上有双 JK 触发器集成芯片 74LS73（14 管脚）和 74LS112（16 管脚） 。管脚功能分别见图 5-3 和图 5-4。图 5-3 集成芯片 74LS73 管脚图 图 5-4 集成芯片 74LS112 管脚图实验模块上还有集成计数器芯片 74LS161（16 管脚） ，管脚功能见图 5-5。图 5-5 集成芯片 74LS161 管脚图四、思考题四、思考题1 异步计数器和同步计数器的区别是什么？ 2已知控制信号 CP 的波形是时钟脉冲，试画出图 5-1、5-2 电路的输出 Q 端波形。五、实验验收五、实验验收实验成功后，指导教师现场检查并给出成绩。