实验4计数器及其应用

上传人:j****9 文档编号:45641353 上传时间:2018-06-18 格式:DOC 页数:6 大小:459KB
返回 下载 相关 举报
实验4计数器及其应用_第1页
第1页 / 共6页
实验4计数器及其应用_第2页
第2页 / 共6页
实验4计数器及其应用_第3页
第3页 / 共6页
实验4计数器及其应用_第4页
第4页 / 共6页
实验4计数器及其应用_第5页
第5页 / 共6页
点击查看更多>>
资源描述

《实验4计数器及其应用》由会员分享,可在线阅读,更多相关《实验4计数器及其应用(6页珍藏版)》请在金锄头文库上搜索。

1、实验实验 4 计数器及其应用计数器及其应用数计计科二班丁琴(41) 林晶 (39)2011、12、3一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是 TTL

2、 还是 CMOS 集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。1、中规模十进制计数器CC40192 是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如图 592 所示。图 592 CC40192 引脚排列及逻辑符号图中 置数端 CPU加计数端 CPD 减计数端LD非同步进位输出端 非同步借位输出端COBOD0、D1、D2、D3 计数器输入端Q0、Q1、Q2、Q3 数据输出端 CR清除端CC40192(同 74LS192,二者可互换使用)的功能如表 591,说明如下:表

3、591输 入输 出CRLDCPUCPDD3D2D1D0Q3Q2Q1Q01000000dcbadcba011加 计 数011减 计 数当清除端 CR 为高电平“1”时,计数器直接清零;CR 置低电平则执行其它功能。当 CR 为低电平,置数端也为低电平时,数据直接从置数端D0、D1、D2、D3 置入计数LD器。当 CR 为低电平,为高电平时,执行计数功能。执行加计数时,减计数端 CPD 接高LD电平,计数脉冲由 CPU 输入;在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时,加计数端 CPU接高电平,计数脉冲由减计数端 CPD 输入,表 592 为8421 码十进制加、减计数器的状态

4、转换表。 表 592 加法计数输入脉冲数0123456789Q30000000011Q20000111100Q10011001100输出Q00101010101减计数 2、计数器的级联使用一个十进制计数器只能表示 09 十个数,为了扩大计数器范围,常用多个十进制计数器级联使用。同步计数器往往设有进位(或借位)输出端,故可选用其进位(或借位)输出信号驱动下一级计数器。 图 593 是由 CC40192 利用进位输出控制高一位的 CPU端构成的加数级联图。CO图 593 CC40192 级联电路3、实现任意进制计数(1) 用复位法获得任意进制计数器假定已有 N 进制计数器,而需要得到一个 M 进制

5、计数器时,只要 MN,用复位法使计数器计数到 M 时置“0” ,即获得 M 进制计数器。如图 594 所示为一个由CC40192 十进制计数器接成的 6 进制计数器。(2) 利用预置功能获 M 进制计数器图 595 为用三个 CC40192 组成的 421 进制计数器。外加的由与非门构成的锁存器可以克服器件计数速度的离散性,保证在反馈置“0”信号作用下计数器可靠置“0” 。Q0 Q1 Q2 Q3用芯片 CC40192 按照图 5-9-2 进行电路连接并进行测试,测试的结果与表 5-9-1 一样,则说明该芯片的功能正常。实验 2:实现 99-00 递减计数;用两片 CC40192 芯片按图 5-

6、9-3 连接,其中 CPU1 与 CPD1 交换,BO1 接CPD2,CR1=CR2=0,LD1= LD2=1,CPU1=CPU2=1,经过测试可实现 99-00 递减计数。实验 3:实现 00-99 递加计数;用两片 CC40192 芯片按图 5-9-3 连接,其中 CR1=CR2=0,LD1= LD2=1 CPD1=CPD2=1, 经测试可实现 00-99 递加计数实验 4:实现 00-59 递加计数;用两片 CC40192 芯片按图 5-9-3 进行连接,其中第二片进行改造,按照图 5-9-4进行连接,其中 CR1=0,LD1= LD2=1,CPD1=CPD2=1,经过测试可实现 00-59 递加计数实验 5:实现一个特殊 12 进制计数器;用两片 CC40192 芯片按照图 5-9-6 进行连接,其中 CR1=CR2=0,CPD1=CPD2=1,经过测试可实现 12 进制的计数。六、实验心得在这次的实验中我还是遇到了一些困难,比如对一些的引脚还是不是很熟悉导致我的实验总是不成功,还有对进位的输出端没弄清楚使得进位不正确,后来还是在同学的帮助下明白了那些错点,通过这次的实验我对芯片的了解有了更深的一步,对时钟基本的工作原理有了一些基础的认识,总之让我受益匪浅。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 生活休闲 > 科普知识

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号