毕业设计说明书内容简介--锁相式数字频率合成器

《毕业设计说明书内容简介--锁相式数字频率合成器》由会员分享，可在线阅读，更多相关《毕业设计说明书内容简介--锁相式数字频率合成器（4页珍藏版）》请在金锄头文库上搜索。

1、毕业设计说明书内容简介1锁相式数字频率合成器电路设计通信工程 02250414 金波 指导教师 张如娟(工程师)摘要本文设计了一个基于锁相技术的频率合成器，并详细介绍了锁相式频率合成器的理论及应用。文中首先介绍了技术原理,通过比较各种方案选定本系统技术方案。接着利用 Protel 开发工具进行锁相式数字频率合成器的模块设计。在设计方案的基础上，完成了硬件的制作与调试，对测试结果进行了分析，实现了频率合成的功能。关键词关键词 频率合成 锁相环 电路设计 ABSTRACT A frequency synthesizer based on phase locked is studied in thi

2、s paper. And it introduces the principle and application of PLL frequency synthesizer in detail. The technical principle is introduced and compares the several schemes and chooses the best one. Then Phase locked loop（PLL）frequency synthesizer module are designed by using Protel. On the basis of the

3、design scheme, this paper finishes the facture of hardware and debugs it, at the same time analysis the testing results, and finally realizes the function of the frequency synthesizer.Keywords: Frequency synthesizer Phase locked loop circuit design一、引言一、引言 1.频率合成技术 频率合成是指将一个高精度高稳定度的标准信号频率，通过一系列的算术运算

4、，产生有相同稳定度和精确 度的大量离散频率的技术。其主要分为直接频率合成技术、锁相式频率合成技术、直接数字式频率合成技术和 混合式频率合成技术。锁相式频率合成器是采用锁相环(PLL)进行频率合成的一种频率合成器，它是目前频率 合成器的主流，图1是锁相式整数频率合成器的原理框图。fr VB VC fofd图 1 锁相式整数频率合成器原理框图2.本文主要设计内容 本文设计了一个基于锁相技术的频率合成器，用它来实现由1K Hz基准源产生1K Hz-999kHz的稳定信号， 步进频率为1KHz，在合成频率范围内输出频率可以自由选择。在仔细研究频率合成理论的基础上，制定适于实 验室工作环境的频率合成方案

5、，完成电路原理图的设计，制作电路板，进行电路调试及测试数据分析，实现频 率合成的功能。 二、锁相环路的相位模型及动态方程二、锁相环路的相位模型及动态方程1.锁相环路的相位模型 将鉴相器、环路滤波器及压控振荡器这三个基本部件的功能模型连接起来即为锁相环路的相位模型，如图 2所示:1(t) c(t) ud(t) uc(t) 2(t)+- 2(t)图2 锁相环路相位模型由图上明显看到，这是一个相位负反馈的误差控制系统。输入相位1(t)与输出相位2(t)进行比较，得 到误差相位c(t) ，由误差相位产生误差电压ud(t)，误差电压经过环路滤波器F(p)的过滤得到控制电压uc(t)。 控制电压加到压控振

6、荡器上使之产生频率偏移，从而来跟踪输入信号频率。PDLFVCONKdsin F(p)K0/p毕业设计说明书内容简介22.环路的动态方程 由环路的相位模型，不难推导环路的动态方程。 令环路增益 K= K0Ud ，其中Ud是误差电压的最大值，则 Pc(t)=P1(t)-KF(p)sinc(t) 式中P为时域微分算子,这就是锁相环路动态方程的一般形式。 三、系统方案论证三、系统方案论证 1.系统需求 a.功能需求 实现频率合成。 输出范围为 1KHz999KHz。 步进频率为 1KHz。 b.性能需求 参考频率源尽量稳定在 1KHz。 尽量增大系统的最大分频比和减小系统的最小分频比。 2.方案设计图

7、 3 设计方案框图 在本方案中，系统是由锁相环路和 N 分频器以及信号输入电路构成的。 在锁相环路模块中，鉴相器（PD）和压控振荡器（VCO）可由集成芯片提供，以降低系统的复杂度。鉴相 器输出的相位误差电压是周期性脉冲波形,需要使用环路低通滤波器将它平滑后输出一个直流控制电压,去控制 VCO 的频率和相位,使之向减小误差方向变化,从而消除频差与相差达到锁定状态,而高频噪声及其它交流谐波 分量将受到滤波器的抑制。 N 分频器是将 VCO 输出信号经过 N 位可控计数器分频后输入鉴相器，使之与参考信号进行比较。信号输入 电路实质就是产生 1KHz 基准信号源，系统将在此信号的基础上进行一系列的频率

8、合成。信号源的精度和稳定 度将影响整个系统频率合成的精度和稳定度。 四、模块设计四、模块设计 1.锁相环路模块设计 锁相环路主要由相位比较器、压控振荡器和环路低通滤波器构成，为降低系统电路复杂度，本系统采用 CD4046 集成电路锁相环，该芯片包括鉴相器、压控振荡器电路两部分，而环路低通滤波器由外接阻容元件构 成。CD4046 是通用的 CMOS 锁相环集成电路，其特点是电源电压范围宽（为 3V18V） ，输入阻抗高(约 100M)， 动态功耗小，在中心频率 f0为 10kHz 下功耗仅为 600W，属微功耗器件。本系统中，环路低通滤波器采用无 源比例积分滤波器。 2.N 分频模块设计N 分频

9、器相位比较器压控振荡器VCO外接频率控制电路百位十位个位L F1KHz 方波输入电路毕业设计说明书内容简介3在本设计中，分频器将采用可预置数的二十进制 1/N 计数器 MC14522 来实现。程序分频器是锁相式数字 频率合成器主要单元电路之一。本电路采用反馈封锁的办法，实现了使用极少的器件控制着众多的频率（即从 1kHz999kHz 共 999 个频点、频率间隔为 1kHz）的灵活转换的功能。分频器从本质上讲是由 VCO 锁定的状态 机，它每隔 N 个 VCO 周期输出一个上升沿，这里 N 是预先确定好的数，表示频分比。由于回路使得分频器输出 频率跟随参考频率，因此 VCO 比参考信号快 N

10、倍，即 fvco=Nfref 其中 fvco 表示 VCO 的输出频率，fref 表 示参考频率。本系统实现的频率合成范围为 1kHz999kHz，所以将分频器设计成百位、十位和个位。 3.基准信号源模块设计 基准信号源即频率合成的基准参考信号，对本设计而言，基准信号源应能够可持续提供频率为 1kHz 的方 波信号。基准信号源可由多种形式提供，本设计采用由 555 定时器构成的多谐振荡器作为系统基准信号发生电 路。 4.电路保护模块 本设计系统各功能模块主要是由多个不同型号的芯片来实现的，对芯片而言，在其接通电源的瞬间很容易 烧坏。为了避免芯片在接通电源时芯片管脚电压从低电平瞬间跃升至高电平，

11、在系统总电源与各模块之间设置 一个电路保护模块，使各模块接通电源时电压将从低电平逐渐升至高电平，对整个电路进行保护。 根据以上各模块的设计得到整个设计电路,如图 4 所示. k 1 5 2 5 p 2 3 p 4 48 9 4 k 2 3 345678 1 612345678 2 678 3 4 29 7653 D 1 4 k 3 N N H D T 2 1 H K C “ 2 2 2 C “ “ k 1534876 2 5 4 k S S 88S 8图 4 锁相式数字频率合成器电路原理图 五、硬件实现五、硬件实现 1. 制板 根据锁相式数字频率合成器电路原理图，我们将完成锁相式数字频率合成器

12、的电路板制作和调试。在一块 板上按电路图把元器件组装成电路，其组装方式通常有两种：插接方式和焊接方式。插接方式是在面包板上进 行，电路元器件和连线均接插在面包板的孔中；而焊接方式是在印刷板上进行，电路元器件焊接在印刷板上， 电路连线则为特制的印刷线。因印刷板不便更改电路布局和功能拓展，而面包板则容易更改电路和拓展，亦可 重复使用，所以将采用面包板来完成系统的硬件实现，如图 5 所示。图 5 硬件事物图 图 6 硬件调测2.调试 图 6 为硬件系统调测，在调测过程中出现了一些故障，其原因大致为：元器件引脚接错；集成电路引脚插毕业设计说明书内容简介4反；元器件已坏；二极管极性接反；电源线断路；电解

13、电容极性接反；连线接错、开路、短路；接插件接触不 良；元器件参数不合理等。经过耐心细致调测后，达到了设计功能。 五、性能分析五、性能分析 1.锁相式数字频率合成器测试结果 在电路板制作完成之后，经过调试，系统实现了课题所要求的功能。测试结果如下: 信号源555定时器构成的多谐振荡器提供参考频率信号：参考频率fr=1kHz,输出波形为方波。由三个小型4 位开关（SW1-SW3）对分频器输入N=521，目标合成频率为521kHz,利用示波器观测频率合成器输出波形为方波， 频率等于517.32kHz，频率有抖动，输出频率不够稳定。 2.性能分析 本设计要求实现频率在1kHz999kHz范围内、步进频

14、率为1kHz的频率合成器，所设计出的频率合成器在性 能方面与理想有些出入。分析影响系统性能的主要因素有以下几方面： （1）由555定时器构成的多谐振荡器作为信号源，其产生的频率稳定度不是很高，其频率的不稳定将直接 影响系统频率合成结果的稳定。 （2）锁相环路中，环路滤波器性能有限，不能完全抑制环路噪声，影响输出信号。 （3）通过公共地的藕合作用电源的噪声或纹波从合成器的一部分藕合到另一部分去，将使振荡器本身的 相噪性能恶化。 3.电路改进方法 （1）电源 电源引线上的噪声或纹波将使任何振荡器本身的相噪性能恶化。一般来说，这些影响是比较难于从理论上 来计算的，因为它们与电路的设计参数有关，而对于购买的集成芯片，这些参数通常并不知道。对于小于锁相 环自然频率 o的噪声或纹波，可以通过调整环路带宽来抑制。然而，电源上的频率超过锁相环自然频率的噪 声或纹波，将在压控振荡器的输出端产生相位抖动。因此，压控振荡器要采用与其位置尽可能靠近的低噪声、 低纹波稳压器来供电。