《北京邮电大学 数电 数字逻辑第七章》由会员分享，可在线阅读，更多相关《北京邮电大学 数电 数字逻辑第七章（109页珍藏版）》请在金锄头文库上搜索。
1、第七章可编程逻辑器件第七章可编程逻辑器件 PLD基本由逻辑单元、互连线单元、输入/输出单元组成，各单元的功能及相互连接关系都可经编程设置。借 助EDA（Electronic Design Automation）工具软件， PLD可为数字系统设计者提供灵活而强大的处理能力。 PLD从早期的小规模PLD（PROM、PLA、PAL、 GAL）发展起，现已发展成复杂的PLD （CPLD/FPGA）,其逻辑单元可达数百个、等效逻辑门 数十万个、片内信号传输延时在ns数量级。PLD的目前 发展方向之一是将CPU、存储器、逻辑单元乃至模拟部 件集成在一块芯片以构成系统级PLD(SoPC)，使用户通过编程可实
2、现更综合、更大规模的系统。71 ROM(Read Only Memory:只读存储器)71 ROM(Read Only Memory:只读存储器)7.1.1 ROM可作为一种PLD器件ROM是计算机中的重要部件，通常用于存储固定信息。 ROM中的存储信息在芯片掉电后一般能继续保存。ROM 存储的信息在其工作时只能被读出，不能被改写。ROM 由若干存储单元（字）组成，每一单元存储了m个二 进制位（例如8位）。输入给ROM的为n条地址线（例如 10条），地址线经地址译码器给出2n条字线，每条字 线(Wi)寻址一个存储单元。被寻址的存储单元通过m条 位线（Dj）将存储的0、1信息送出ROM。 图7.
3、1.1表达了一个n=2、 m=4的CMOS-ROM的结 构。图中可见2n4个存 储单元中存储的1、0信 息和MOS管的有、无的 对应关系。ROM中存储 的信息可由制造厂家一 次性制作进去，也可由 用户写入，后者称为 PROM （Programmable ROM）图 7.1.1 CMOS-ROM的结构示例ROM中的地址译码器用2n条输出字线表达n位地址线 上变量的编码，译码的规则是每条字线（Wi）对应 n位地址变量的一个最小项（n位地址变量的与运算 乘积项），如式（7.1.1）所示。ROM的地址译码器 是一个与运算阵列，它给出n位地址变量的全部最 小项（Wi，i=02n-1）。在任何时刻，各Wi
4、中必有 一个、只有一个有效。这个与运算阵列在ROM中是 固定制备的。010AAW=011AAW=012AAW=013AAW=（7.1.1） 由图7.1.1可见，各存储单元中具有相同位权的存储MOS管的漏极输出连接在同一条输出数据线 （位线Dj）上。由于同一时刻只可能有一条字线 （Wi）有效，因而同一位线上的各存储位呈或运 算关系，如式（7.1.2）所示。由于ROM存储的 0、1信息可根据需要制作进入或由用户写入，因而说ROM中的存储矩阵是一个可编程的或运算阵 列。D0 = W01 + W10 + W20 + W31 D1 = W01 + W11 + W20 + W31 D2 = W01 + W
5、10 + W21 + W30 D3 = W00 + W11 + W21 + W30（7.1.2） 从以上分析可见，ROM是一种与运算固定，或运 算可编程的器件，可作为PLD用于实现n个输入变量的多输出（最多m个）组合函数。在实现组合函数时，将函数式整理为最小项表达式并由此决定ROM存储单元的内容，将函数变量输入到ROM的地址线，由ROM的每条数据线得到一个函数输出。例7.1.1用ROM实现四位自然二进制码与循 环 码 的 转 换 电路。解：四位二进制码 A3A2A1A0与循环码D3D2D1D0的转换真值表如表7.1.1。二进制码循环码 A3A2A1 A0D1 D2 D1D0 0 0 0 00
6、0 00 0 0 0 10 0 0 1 0 0 1 00 0 1 1 0 0 1 10 0 1 0 0 1 0 00 1 1 0 0 1 0 10 1 1 1 0 1 100 1 0 1 0 1 1 10 1 0 0 1 0 0 01 1 0 0 1 0 0 11 1 01 1 0 1 01 1 1 1 1 0 1 11 1 1 0 1 1 0 01 0 1 0 1 1 0 11 0 1 1 1 1 1 01 0 0 1 1 1 1 11 0 0 0二进制码 A B C D循环码 W X Y Z0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0
7、1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 00 1 3 2 6 7 5 4 C h D h F h E h A h B h 9 8A3 A2A1 A0 ROM 的 地 址 线D3 D2 D1 D0 ROM 的 数据 线ROM存储 单元的
8、内 容 由表7.1.1可得由A3A0的最小项序号表达的 D3D0的逻辑关系式(7.3)。可用4位地址、4 位数据的ROM实现此转换的电路。将二进制码 A3A2A1A0连接ROM的地址线，由ROM的输出数据 线得到循环码D3D2D1D0 。由表7.1可得到ROM 各存储单元的存储信息，再结合式(7.1.3)可得 到类似图7.1.1的CMOS-ROM的结构。D0 = m(1，2，5，6，9，10，13，14) D1 = m(2，3，4，5，10，11，12，13) D2 = m(4，5，6，7，8，9，10，11) D3 = m(8，9，10，11，12，13，14，15） 表示方便，通常用阵列图
9、描述可编程逻辑器件 （PLD）的结构和编程信息。图7.1.2为阵列图中逻辑 门的画法和连接关系。图7.1.3为例7.1.1中实现四位 二进制码与循环码转换功能的ROM的阵列图。图7.1.2 PLD阵列图中的 逻辑门及连接关系图7.1.3 实现二进制码与循环 码转换的ROM的阵列图7.1.2ROM的种类 （的种类 （1）熔丝型和反熔丝型）熔丝型和反熔丝型PROM 熔丝型和反熔丝型PROM是一次编程性ROM，数据 一经写入便不能更改。图7.1.4为双极型晶体管熔丝 PROM的结构示意。在PROM出厂时，多发射极晶体 管的各发射极所连的熔丝呈连接状态，相当于各存储 位存储数据“1”。在写入信息时，对
10、需要写“0”的位控 制其晶体管发射极使其流过较大的电流，使与发射极 连接的熔断丝烧断。图7.1.5为反熔丝的结构示意。反熔丝相当于生长在n扩 散层和多晶硅（两个导电材料层）之间的介质层，这一 介质层在器件出厂时呈现很高的电阻，使两个导电层间 绝缘。当编程需要连接两个导电层时，在介质层施加高 脉冲电压（18V）使其被击穿，使两个导电层连通。连 通电阻小于1K。反熔丝占用的硅片面积较小，适宜做 高集成度可编程器件中的编程单元。图7.1.5 反熔丝的结构示意（2）EPROM(Erasable PROM 可改写可改写PROM) EPROM可经紫外线照射擦除所存储的数据，擦除后可 再次写入，因而又称为U
11、VEPROM（UltraViolet EPROM）。EPROM中的关键器件是浮栅MOS晶体 管，图7.1.6为叠栅式浮栅MOS管示意图。浮栅MOS 管中的栅极G1埋在SiO2绝缘层中没有引出线，称之为 浮栅。第二栅极G2有引出线。图7.1.6 EPROM中的浮栅MOS管 编程写入时，在D、S加施足够大的脉冲正电压，使PN 结出现雪崩击穿而产生许多高能量的电子。同时在G2加正电压使沟道中的电子在电场的作用下可穿过氧化层注 入到浮栅G1。由于G1埋在绝缘层中没有放电通路，在 脉冲正电压结束后，积累在G1浮栅的负电荷可长期保 留。G1上积累的负电荷使MOS管的开启电压（VTH）变 得较高，使得在G2
12、加高电平时，MOS管也不能导通， 这相当于在管上存储了数据“0”。而当G1上没有电子积 累时，管的开启电压较低，在G2施加高电平时，管可以 导通，相当于存储数据“1”。 图7.1.7为EPROM中的位存储 位单元。当读取该存储位 时，字线x、y由地址译码器 置高电平。当需要改写EPROM中的存储内容 时，需要先擦除原存储内容。用 紫外线透过芯片表面的透明窗照 射浮栅G1（照射需数分钟），使 浮栅上的负电荷获得足够的能量 穿过绝缘层回到衬底，使EPROM 中所有存储位回到存“1”状态。此 后就可对EPROM再次写入。图7.1.7 EPROM中的位存储单元（3）EEPROM（Electrical
13、Erasable PROM 可电擦除可电擦除 PROM） EEPROM使用电信号完成擦改工作，无需紫外线照 射。这给使用者带来了方便，也给ISP（In System Programmability 在系统编程）建立了基础。EEPROM 的结构可类比EPROM。EEPROM的浮栅MOS晶体管 如图7.1.8所示。图7.1.8 EEPROM中的浮栅MOS管 管中的浮栅G1有一区域与衬底间的氧化层极薄（1015nm ）,可产生隧道效应。当在G2栅极加脉冲正电压时，隧道效应使电子由衬底注入浮栅G1。脉冲正电压结束后，注入G1的负电荷由于没有放电通路而保留在浮栅上，使MOS管的开启电压变高。 图7.1.
14、9为EEPROM中的一 个位存储单元。当浮栅管T2 的G1有负电荷积累时，T2管不导通，位存储单元相当于 存储了数据“1”。EEPROM出厂时，各位存储单元均为 “1”存储状态，当需要在某 位写“0”时，使栅极G2接地，在漏极施加脉冲正电压 使G1上的负电荷由于隧道效应回到衬底。图7.1.9 EEPROM中的位存储单元（4）Flash Memory （闪速存储器）（闪速存储器） 闪速存储器的结构与EPROM、EEPROM相似，也为双 栅极MOS管结构。两个栅极为控制栅和浮置栅。闪速存 储器的隧道氧化物层较EEPROM的更薄。 闪速存储器的擦除方法与EEPROM类似，利用“隧道效 应”（FN隧道
15、效应）。而编程方法有FN隧道效应法和 CHE法两类，后者与EPROM类似，为一种“沟道热电子 注入技术”。 闪速存储器的结构和制作工艺可使它的集成度更高。在 编程和擦除时，闪速存储器可一次对多个存储单元同时 完 成 ， 因 而 闪 速 存 储 器 的 存 取 速 率 比 EPROM 、 EEPROM快。闪速存储器的这些优点使它获得了快速的 发展。（5）FRAM（铁电存储器）（铁电存储器） FRAM是近年新发展起来的存储器件。它的核心技术是铁电晶体材料。当铁电晶体材料置于电场中，晶阵中的每个自由浮动的中心原子会沿着电场方向运动，从一种稳定状态到达另一种稳定状态。在电场作用下的这种稳定状态只有两个。可用一个来记忆逻辑，另一个记忆逻辑。中心原子的稳定状态在电场撤消后可长期保留，常温中可达一百年以上。铁电晶体材 料的这一特性特别适用于ROM。 由于铁电晶体单元在存储状态改变
