数字电子技术基础时序逻辑电路

《数字电子技术基础时序逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术基础时序逻辑电路（140页珍藏版）》请在金锄头文库上搜索。

1、第6章 时序逻辑电路1第6章 时序逻辑电路目 录6.1 概述6.2 时序逻辑电路的分析方法6.3 常用中规模时序逻辑电路及其应用6.4 时序逻辑电路的设计6.5 综合应用6.6 用MultiSim 2001 分析时序逻辑电路2第6章 时序逻辑电路6.1 6.1 概述概述时序逻辑电路的特点：由组合逻辑电路和存储电路构成，它在某一时刻的输入状态不仅与该时刻输入信号有关，还与电路原来的输出状态有关。3第6章 时序逻辑电路时序逻辑电路结构上的特点1、 包含组合电路和存储电路两部分2、存储电路的输出必须反馈到组合电路的输入端。4第6章 时序逻辑电路时序电路的功能描述方法输出方程 驱动方程 状态方程 可以

2、用三个方程组来描述其他功能描述方法： 状态转换真值表 状态转换图 时序图组合电路的输出组合电路的输出存储电路的输出5第6章 时序逻辑电路时序逻辑电路分类1. 按逻辑功能划分有：计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。2、按动作特点分类：（即按触发器状态更新是否受同一时钟脉冲控制分类）：（1）同步时序逻辑电路：同一CP（2）异步时序逻辑电路：不同CP6第6章 时序逻辑电路3、按输出信号的特点分类：（即组合电路的繁简程度）（1）Mealy（米里）型：输出信号取决于存储电 路与输入变量 （2）Moore（摩尔）型：输出仅仅取决于存储电路的状态注：有些电路没有组合逻辑电路；有些电路

3、没有 输入信号。7第6章 时序逻辑电路6.2 时序逻辑电路的分析方法6.2.1 同步时序逻辑电路分析方法时序电路的分析：找出电路的状态和输出状态在输入变量和时钟 信号的作用下的变化规律，即已知逻辑图说明 其逻辑功能。步骤 ： 1、写方程：根据逻辑电路图写出各触发器的时钟方程、驱动方程、输出方程8第6章 时序逻辑电路2、求状态方程：将驱动方程代入相应触发器的特性方程，得到各触发器的状态方程(即次态方程）3、列状态转换表：依次设初态，求次态，列出状态转换真值表（画出状态转换图或时序图）4、功能： 说明电路的逻辑功能9第6章 时序逻辑电路例6-1 试分析下图时序逻辑电路的逻辑功能。解：1. 写方程时

4、钟方程：CP1=CP2=CP3=CP （同步时序电路）驱动方程 10第6章 时序逻辑电路2. 写出状态方程将驱动方程带入JK触发器特性方程得到状态方程：如果电路有输出，也 需要写出输出方程11第6章 时序逻辑电路3. 列状态转换表依次设初态，代入状态方程及输出方程，求出状态转换表。Q3Q2Q1=000Q3Q2Q1=001Q3Q2Q1=01112第6章 时序逻辑电路还可以用状态转换图来表示13第6章 时序逻辑电路有效状态：使用了的状态: 000，001，011，100，110 ，111 无效状态： 未使用的状态101，010 有效循环：在CP脉冲作用下， 电路在有效状态中的循环 无效循环：在CP

5、脉冲作用下，电路在无效状态中的循环14第6章 时序逻辑电路自启动：电路一旦进入无效状态，在CP脉冲作用 下，能自动返回到有效循环中去的电路叫能自启 动，否则叫不能自启动有效循环无效循环不能自启动15第6章 时序逻辑电路4. 电路功能不能自启动的同步6进制计数器。16第6章 时序逻辑电路6.2.2 异步时序逻辑电路的分析方法一般步骤与同步时序逻辑电路的分析步骤相同，但要首先考虑时钟条件。因为每次电路状态更新时，不是所有的触发器都 有时钟信号，所以具备CP的触发器需根据状态方程求次态，而无CP的触发器保持原状态。因此在状态方程中需写入CP条件，但CP不是逻辑变量。17第6章 时序逻辑电路例6-2

6、试分析图6-5所示的异步时序电路，要求写出驱动方程、次态方程，画出状态转换图，并说明电路的 逻辑功能。各触发器的时钟不是同一时钟，其翻转不同时发生，因此为异步时序电路。18第6章 时序逻辑电路1）确定各级触发器的驱动方程及时钟方程 19第6章 时序逻辑电路2）列出电路的状态方程20第6章 时序逻辑电路3）画状态转换图 4）电路功能此电路是一个能自启动的异步五进制加法计数器21第6章 时序逻辑电路6.3 常用中规模时序逻辑电路及其应用6.3.1 寄存器和移位寄存器1. 概述寄存器是存放二进制数码的逻辑部件，由触发器（同步型、主从型、边沿型）构成。一个触发器可寄存一位二进制代码，N 个触发器构成的

7、寄存器可寄存N 位二进制数码。寄存器、移位寄存器应用广泛，种类繁多。有四位、八位、十六位等。采用不同类型触发器电路形式不同，但大同小异。关键是了解功能表。22第6章 时序逻辑电路2. 寄存器的分析：由边沿触发器组成的4位寄存器74LS175CP上升沿到来时，Q3Q2Q1Q0=D3D2D1D0其它时间， Qn+1= Qn为异步清零端23第6章 时序逻辑电路74LS175 功能表输 入CR CP D0 D1 D2 D3输 出 Q0 Q1 Q2 Q3功 能0 0 0 0 0异步清01 d0 d1 d2 d3d0 d1 d2 d3置数1 0 Qn0 Qn1 Qn2 Qn3保持24第6章 时序逻辑电路3

8、. 移位寄存器的分析功能：存储代码, 移位。移位寄存器中的代码在CP脉冲作用下， 逐位左 移或右移。用途：存数数据串行-并行转换数值运算数据处理分类：单向移位寄存器双向移位寄存器25第6章 时序逻辑电路（1）单向移位寄存器CC4015 由给定的逻辑图可以写出各触发器的驱动方程 电路实现右移功能。26第6章 时序逻辑电路单向移位寄存器串行输入数据1011的时序图1 0 1 1111127第6章 时序逻辑电路串行输入-串行输出1 0 1 11 0 1 1 1101串行输入-并行输出28第6章 时序逻辑电路问题：来一个CP沿能否移两位或多位？答：不能。因为触发器从CP 到达时接收数据，到输出端建立新

9、状态，需要传输时间。当输出端新状态建立 后该CP 已过去，待下一个CP 到来时才能移到下一位。 29第6章 时序逻辑电路（2）双向移位寄存器 74LS194A功能：可以左移、右移；并行送数；保持；异步清030第6章 时序逻辑电路通过控制M1M0的状态选择74194的工作状态1） M1M0=00，保持。 2） M1M0=01，CP，右移。3） M1M0=10，CP ，左移。4） M1M0=11，CP ，并行输入。31第6章 时序逻辑电路表6-7 CT74LS194功能表异步清零同步送数右移左移保持32第6章 时序逻辑电路74LS194VCCQ0Q1Q2Q3CPM0GNDDSLDSRCRD0D3D

10、2D1M174LS194VCCQ0Q1Q2Q3CPM0GNDDSLDSRCRD0D3D2D1M1例: 使八个灯从左至右依次变亮,再从左至右依次熄灭 ，应如何连线?.右移 8 个 1，再右移 8 个 0移位脉冲5V 5V15VSB清零0 10 133第6章 时序逻辑电路6.3.2 计数器计数器是数字系统中使用最多的时序电路。功能：计算输入脉冲CP的个数；应用：计数、分频、定时、产生脉冲序列及节拍脉冲，进行数字运算等。34第6章 时序逻辑电路按计数增减分为加法计数器减法计数器可逆计数器其他计数器按动作特点分为同步计数器异步计数器计数器分类35第6章 时序逻辑电路按进制分为二进制计数器二-十进制计数

11、器任意计数器36第6章 时序逻辑电路（1）同步二进制加法计数器由小规模触发器构成。二进制加法计数的规律：最低位每来一个CP改变一次状态，第i位是在第0i1全为1时，改变状态。 1.同步计数器37第6章 时序逻辑电路1）分析逻辑功能I 时钟方程：CP0=CP1=CP2=CP3=CP输出方程驱动方程38第6章 时序逻辑电路II 求状态方程39第6章 时序逻辑电路III 画出状态转换图IV 逻辑功能：同步十六进制（四位二进制）加法计数器。40第6章 时序逻辑电路时序图1/16分频器：由时序图可以看出，CP的频率为f0，则Q0、Q1、Q2和Q3输出脉冲的频率依次为计数器又称为分频器41第6章 时序逻辑

12、电路一个触发器有两个稳态，N个触发器共有2N个 稳态，若计数器有N个触发器，称该计数器为模 数2N计数器，计数容量是（2N-1）（计数容量 各位全为1时的数值，即计到的最大数）。同时得出，若用T触发器构成加法计数器，则第i位触发器输入端Ti的逻辑式应为：小结42第6章 时序逻辑电路（2）同步十进制加法计数器输出方程：CO=Q0 Q3状态方程：驱动方程：43第6章 时序逻辑电路状态转换图及时序图同步十进制加法计数器44第6章 时序逻辑电路（3）减法计数器用T触发器实现的二进制加法计数器：同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位 二进制数末位减1，若第i位以下皆为0时，则第 i

13、位应翻转。45第6章 时序逻辑电路（3）减法计数器由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：46第6章 时序逻辑电路（4）十进制减法计数器减法计数器 基本原理：对二进制加法计数器 进行修改，在0000时减“1”后跳 变为1001，然后按二进制减法计数就行了。47第6章 时序逻辑电路2. 异步计数器特点：各触发器的CP脉冲不同，触发器状态刷新不同步。分为：（1）异步二进制计数器（2）异步十进制计数器48第6章 时序逻辑电路（1）异步二进制加法计数器异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。 原则：每位从“1”变“0”时，向高位发出进位，使高

14、位翻转。49第6章 时序逻辑电路异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式工作。 原则：每位从“0”变“1”时，向高位发出借位，使高位翻转。50第6章 时序逻辑电路（2）异步十进制加法计数器原理：在4位二进制异步加法计数器上修改而成，要跳过1010 1111这六个状态。51第6章 时序逻辑电路3. 加/减/可逆计数器同步十六进制加/减计数器74LS191U/D：加减控制0加，1减。 S： 使能控制0计数，1保持。 C/B：进位/借位输出。单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平 决定加/减.52第6章 时序逻辑电路同步十六进制加/减计数器74LS191功能

15、表CP1SLDU/D工作状态11保持0预置数010加法计数011减法计数53第6章 时序逻辑电路置 数加法 计数保 持减法 计数 54第6章 时序逻辑电路双时钟方式 器件实例：74LS193（采用T触发器，即T=1）双时钟同步十六 进制加/减计数器采用T触发器。55第6章 时序逻辑电路4. 移位计数器移位计数器是一种特殊形式的计数器。它是在移位寄存器的基础上增加反馈电路构成的。常用的移位计数器有环形计数器和扭环形计数器。56第6章 时序逻辑电路(1) 环形计数器原理：直观法分析用电路的不同状态表示CP的数目。存在问题： 不能自启动 。有效状态只有1位，不需要译码 。57第6章 时序逻辑电路解决自启动的方法方法1：修改输出与输入之间的反馈逻辑，使电路具有自启动能力。方法2：当电路进入无效状态时，利用触发器的异步置 位、复位端，把电路置成有效状态。58第6章 时序逻辑电路修改反馈逻辑，构成能自启动的环形计数器 。D0=Q0+Q1+Q2优点：电路结构简单，不需译码电路缺点：触发器利用率低，n个触发器只有n个有效状态（ N:视情况需用多片N进制计数器。79第6章 时序逻辑电路用一片N进制计数器实现N以内任意进制计数器，想办法跳过N-M个状态。有两种设计方法:清零法（复位法）（反馈归零法