《超大规模集成电路的cu互连技术》由会员分享，可在线阅读，更多相关《超大规模集成电路的cu互连技术（12页珍藏版）》请在金锄头文库上搜索。
1、 Cu 互连技术摘要：快速发展的半导体集成电路技术对互连技术不断提出了新的需求，互连技术在近期和远期的发展中面临这一系列的技术和物理极限的挑战，越来越成为集成电路制造和设计的瓶径。Cu 互连技术的发明是半导体集成电路技术领域中具有革命性的技术进展之一，是目前互连技术的主要解决方案之一. Abstract: Rapid development of semiconductor integrated circuit technology for interconnect technology continues to put forward new demands, interconnect te
2、chnology in the short and long term development in the face of this series of technical and physical limits of the challenge, becoming more and more integrated circuit manufacturing and design of the bottle diameter. Cu interconnect technology is the invention of the semiconductor integrated circuit
3、 technology, a revolutionary technological advances in one of the main interconnect technology is one of the solutions.关键词：Cu 互连，互连技术，集成电路制造，互连方案，第二代互连技术。Keywords: Cu interconnect, interconnect technology, integrated circuit manufacturing, interconnect, the second-generation interconnect technology.
4、1 引言引言自半导体集成电路问世以来，集成电路技术发展迅猛，经历了小规模（SSI） 、中规模（MSI） 、大规模（LSI） 、超大规模（VLSI）和巨大规模（ULSI）等 5 个时代。每一次集成电路技术的进步和更新换代是以所加工的最小特征尺寸的缩小、硅片尺寸的增加及芯片的集成度的增加为标志的。其中以特征尺寸的缩小最为关键。因此集成电路技术时代以其所加工的特征尺寸来称谓。随着集成电路技术的发展，特征尺寸的缩小，封装密度和工作频率的不断提高，芯片上互连线的截面积和线间距持续下降。增加的互连线电阻和寄生电容使互连线的时间常数大幅度的提高。这时，互连线的时间常数在集成电路系统延迟中所占的比例越来越大，
5、成为限制集成电路系统速度的主要因素。当集成电路进入到纳米技术时代时，互连将成为制约集成电路性能提高和成本下降的主要因素.2 Cu 互连技术的优势互连技术的优势理想的互连材料应该具有延迟时间短、工作频带宽、损耗小、抗电迁移，易于淀积和刻蚀、制造成本低等特点。目前已有大量的研究工作致力于互连技术的研究，如采用低电阻率的金属（Cu及其合金）代替传统的AI，开发研制低介电常数（K）材料用作互连介质代替传统的SiO2等。铜互连技术指在半导体集成电路互连层的制作中采用铜金属材料取代传统铝金属互连材料的新型半导体制造工艺技术。与传统的第一代互联材料Al相比，铜的电阻率为1.7cm，而铝的电阻率为2.8cm，
6、所以铜的导电率大大高于铝。由于采用铜互连线可以降低互连层的厚度，使得互连层间的分布电容降低，从而使频率提高成为可能。另外，在器件密度进一步增加的情况下还会出现由电子迁移引发的可靠性问题，而铜在这方面比铝也有很强的优越性，铜的熔点为1083，铝的熔点为660，铜更不容易发生电迁移。铜互连技术于1998年被引入后，得到了良好的发展，目前已经成为现下超大规模集成电路主流的互连工艺技术。当前铜互连层已经由原来的67层发展到现今的910层。3 Cu 与低与低 k 介质互连技术介质互连技术基于大马士革结构的Cu 互连技术的发明是互连技术研究方面的一个重大突破，也是微电子技术领域的一次具有革命性的技术进步.
7、 Cu 互连集成技术的突破是随着化学机械抛光（CMP）技术的发明、大马士革工艺结构的提出和势垒层材料技术的发展而取得的.3.1 Cu 互连工艺的关键及工艺流程互连工艺的关键及工艺流程3.1.11. Cu 的淀积：因为没有适合的 Cu 的传统刻蚀工艺，不能采用传统的 Al 互连布线工艺。2 低 K 介质材料的选取与淀积：必须保证与 Cu 的兼容性，工艺的兼容性，以及高纯度的淀积和可靠性。3 势垒材料的的选取与淀积：可防止 Cu 的扩散问题；并用作CMP 和刻蚀的停止层。4 Cu 的 CMP 平整化5 大马士革结构的互连工艺3.1.2 工艺流程工艺流程1 淀积刻蚀停止层；2 淀积介质材料；3 光刻
8、引线沟槽图形；4 刻蚀引线沟槽；5 去掉光刻胶；6 光刻通孔图形；7 刻蚀通孔；8去掉光刻胶；9 去掉刻蚀停止层；10 溅射势垒层和籽晶层；11 金属填充通孔；12 CMP 金属层。 3.23.2 大马士革结构的大马士革结构的 CuCu 互连工艺技术互连工艺技术大马士革结构的 Cu 互连技术成功解决了 Cu 作为互连材料的两大难题：Cu 的扩散问题，Cu 在 Si 及其氧化物中扩散速度快，一旦进入 Si 器件中会成为深能级杂质而使器件的性能变坏甚至失效；Cu 互连线图形制备问题，Cu 是一种较稳定的金属，一直难以找到可以刻蚀 Cu 金属薄膜材料的化学试剂和刻蚀手段，而用常规等离子体腐蚀工艺无法
9、制备互连线图形。基于大马士革结构的 Cu 互连技术以及 CMP 技术和势垒层技术等相关技术的结合，成功地解决了这两大难题，使其互连工艺能够应用于工业化生产。因此，基于大马士革结构的 Cu 互连技术在互连引线材料和互连工艺方面满足了当前互连技术的需求，使得其取代了 AI 互连技术，成为目前广泛流行的互连技术。Cu 互连集成技术的发明在集成电路工艺技术方面是一项具有里程碑性质的进步，是工艺材料技术的进步。如下图所示为基于大马士革结构的 Cu 互连基本引线加工工艺 ；工艺步骤简述如下（1）首先在低 K 介质层上利用光刻胶加工形成互连引线图形；（2）以光刻胶作掩膜对介质层刻蚀形成沟槽型的互连引线图形；
10、（3）去掉光刻胶；（4）CVD 法在沟槽中淀积一薄的金属势垒层材料(防止 Cu 的扩散)后，再将金属 Cu 淀积填充到沟槽中；（5）利用化学机械抛光将沟槽外的 Cu 磨蚀掉，形成互连线图形；（6）最后，在 Cu 的 CMP 工艺之后再淀积一层势垒层材料，从而将铜连线包封起来. 3.3 双大马士革的双大马士革的 CuCu 互连集成技术互连集成技术双大马士革结构的 Cu 互连集成工艺，实现了连接通孔和互连引线的同时淀积，而且只需进行导电金属层的 CMP 工艺，因而减少了互连工艺步骤和时间，这使制造成本得以降低。这是 Cu 互连技术将普遍采用的互连技术方案。具体工艺步骤为：（1）在前层的互连层平面上
11、淀积一薄的刻蚀停止层，如 SiN；（2）淀积厚的互连介质层材料，如 SiO2 或低! 介质材料；（3）光刻形成引线沟槽的光刻胶掩膜图形；（4）以光刻胶作掩膜在介质层上刻蚀形成引线沟槽；（5）去光刻胶掩膜；（6）光刻形成通孔的光刻胶掩膜图形；（7）以光刻胶作掩膜刻蚀通孔，由于刻蚀停止层高的刻蚀选择性，通孔刻蚀过程将在停止层自动停止；（8）除去光刻胶掩膜；（9）除去刻蚀停止层；（10）利用清洁工艺，在有效清洁 Cu 金属表面的氧化层和介质通孔、沟槽和表面的刻蚀残留（主要是 Cu 离子）后，溅射淀积金属势垒层和 Cu 籽晶层；（11）利用电镀等工艺至通孔和沟槽中填满 Cu 为止；（12）利用 CMP
12、 去除沟槽和通孔之外的 Cu，在进行有效清洁后淀积介质势垒层材料，然后开始下一互连层的制备.其工艺流程图示如下：双大马士革的 Cu 互连集成技术方案以及低 k 介质等技术的结合实现了超大规模集成电路的多层互连（目前 Cu 互连最高已达到十几层），显著提高了集成电路集成度，降低了互连延迟，同时也降低了制造成本。 3.4 Cu 金属金属沉积技术沉积技术Cu 金属的沉积是Cu 互连技术中重要的工艺，主要用于对沟槽和通孔的填充，它对互连的可靠性有重要的影响。目前常用的沉积方法有：物理气相沉积（PVD）、化学气相沉积（CVD）、电镀、化学镀等方法。目前常采用的沉积方法是，首先利用PVD或CVD 技术沉积
13、一薄的Cu 的种子层，然后利用电镀或化学镀方法进行Cu 金属的通孔和沟槽填充，最后进行Cu 的CMP 和清洁工艺。化学镀方法是一种利用电解液的电化学反应沉积Cu 薄膜的工艺，与电镀工艺相比它不需要外电源，只是通过金属离子、还原剂、络合剂等化学试剂在需要沉积的表面进行电化学反应实现Cu 的沉积。但是化学镀存在的不足是过分依赖进程中的pH 值、温度及种子层的性能等因素而难以控制。与化学镀相比电镀法则有效克服了这些问题，而且电镀法的成本低，可靠性优于CVD 法。因此在Cu 互连工艺中，目前普遍采用电镀方法向通孔和沟槽结构中填充Cu。与其它各法相比CVD 法具有良好的台阶覆盖性能，随着集成电路的特征线
14、宽降低到深亚微米量级，CVD 法在薄膜沉积中已上升到主导地位18。而且在沉积填充Cu 时如果采用CVD 工艺，比采用电镀或化学镀工艺与CMOS工艺有更好的兼容性，但是CVD 法存在着上面所提到的不足，因此如何优化CVD 制备工艺，是今后一个重要的研究内容。3.5 低低 k k 介质材料及其沉积技术介质材料及其沉积技术Cu互连中采用比Al互连中的介质材料SiO2介电常数更低的低k介质。采用低k互连介质，可以减小RC 互连延迟，从而改进集成电路的速度性能。对于低k介质材料不仅要求其k 值尽可能的低，还应当满足下列条件：热稳定性好，机械强度大，热导率高，尺寸稳定性好，易于图形化和腐蚀，能够与IC 工
15、艺兼容，如后步的清洁、刻蚀、CMP、热处理等工艺。低k介质材料刻蚀后的清洗问题是低k介质材料技术中关键的工艺之一，这直接决定着ULSI 向更高集成度、可靠性、成品率发展。目前清洗方法包括干法与湿法两种。其清洗机制包括物理和化学清洗两种方式。物理机制的清洗主要是利用清洗剂对残留物的物理冲刷作用，清除表面残留物。化学机制的清洗需要利用清洗剂与残留物的化学反应，使得残留物形成易挥发或易溶解的产物。为了获得好的清洗效果，通常需要物理清洗和化学清洗相结合，要求清洗工艺既能有效清洁残留物又不对低k介质和通孔底层Cu 表面造成缺陷损伤。3.6 CMP 平坦化技术平坦化技术Cu 的CMP 是一个关键技术. C
16、MP 技术主要是为了满足半导体集成电路制造中平坦化需要而发明的工艺技术，其基本工艺元素是磨盘和磨料. 磨盘由浇铸的聚亚安酯等薄片构成，磨盘的硬度和孔度是其重要参数. 在许多情况下，CMP 中往往要两个磨盘同时使用，其中较硬的磨盘能形成好的局部平整度，而较软的磨盘可提供大面积的磨蚀均匀度. 对于磨料来说，要求具有高的磨蚀率、好的平整度、局部的薄膜均匀性、高的选择性. 磨料中包含有反应剂（氧化剂）和摩擦剂. 摩擦剂颗粒的硬度一般要与所磨蚀的材料有粗略相同的硬度. 磨料的化学成份及其酸碱度、摩擦剂颗粒的尺寸、形状、浓度等是重要的参数. CMP 的基本工艺过程是利用电机装置推动磨盘并辅以稀释的磨料，通过磨盘的力学作用和磨料的化学作用首先使被磨抛的材料表面形成易于磨蚀的薄膜层，然后利用磨料中摩擦剂（一些硬度高的微细颗粒）的摩擦作用磨蚀掉. CMP技术中磨盘、磨料与被磨抛材料之间的相互作用机制非常复杂，具体的物理、化学和力学作用机制目前尚不清楚. 目前，一般认为，对金属进行CMP 的机制是，首先在金属薄膜表面形成氧化物，然后利用C
