《存储系统【精品-ppt】》由会员分享，可在线阅读，更多相关《存储系统【精品-ppt】（93页珍藏版）》请在金锄头文库上搜索。
1、第3章 存储系统本章内容：v存储器概述 v随机读写存储器v只读存储器和闪速存储器 v高速存储器vcache存储器 v虚拟存储器v存储保护 3.1存储器概述 存储器是计算机中的记忆设备，它主要负责存放数据和 程序。构成存储器的存储介质，目前主要采用半导体器件和磁 性材料。存储器中最小的存储单位就是一个双稳态半导体电 路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二 进制代码。由若干个存储元组成一个存储单元，然后再由许 多存储单元组成一个存储器。 v存储器的分类 按存储介质分 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。 按存储方式分 随机存储器：存取时
2、间和存储单元的物理位置无关。 顺序存储器：存取时间和存储单元的物理位置有关。 按存储器的读写功能分 只读存储器(ROM)：只能读出而不能写入的半导体存储器。 随机读写存储器(RAM)：既能读出又能写入的半导体存储器。 按信息的可保存性分 非永久记忆的存储器：断电后信息即消失的存储器。 永久记忆性存储器：断电后仍能保存信息的存储器。 按在计算机系统中的作用分 主存储器、辅助存储器、高速缓冲存储器、控制存储器等。CPUCache内部存储器外部存储器三级存储模式v存储器的分级结构v主存储器的技术指标： 1)存储容量：指主存能存放二进制代码的总数。现代计算机中用半导体触发器的两个状态表示1和0，一个半
3、导体触发 器可以保存一个二进制数，称为一个bit(位)，8个触发器可以保存八个二 进制数，称为一个BYTE（字节）。两个字节称为一个WORD（字）。 2）存储速度 a.存取时间(访问时间) ：指从一次读（写）操作命令发出到该操作完成将 数据读到数据缓冲寄存器为止所经历的时间。以ns为单位，存取时间又分 读出时间、读入时间两种。 b.存取周期 ：指存储器连续启动两次独立的操作所需间隔的最小时间，以 ns为单位，存取周期=存取时间+等待时间。 c.存储器带宽：每秒从存储器进出信息的最大数量,单位为位/秒或者字节/秒 。如存取周期为500ns，每个存取周期可访问16位，则存储器带宽为：16位/(50
4、0 10-9)秒=3.2 107 位/秒 = 32 106 位/秒 = 32M位/秒v存储器与CPU的连接CPU与存储器的信息交换主要依靠系统总线来完成，根据 总线传递信息的不同，系统总线被分为数据总线，地址总线和 控制总线三大类。数据总线DB(data bus)：传输CPU与存储器之间的二进制数 据，双向线。数据总线的位数决定了CPU一次可以和存储器交 换数据的位数，是微型机的重要指标。地址总线AB(address bus):传输CPU送出的地址信息，用来 确定和CPU交换数据的存储单元，单向线。地址总线的位数决 定了CPU可以直接寻址的内存空间。可寻址空间2n （n为地址总线的位数）控制总
5、线CB(control bus)：传输CPU发出的控制信号，包括 片选信号、读/写信号，存储器/IO端口访问信号，双向线。地址译码驱动方式：根据地址总线的信息选中存储 元的过程。译码电路0123A1A00010译码电路01023A9A0 单译码：译码器只有一个，译码器的输出称为字选择线，被选单元由 字选择线直接选定，地址输入线有N根，则能够确定2n个字地址，该方 式下译码输出线过多，只适用于容量较小的存储芯片。双译码：译码器有两个，X译码器称为行译码器，决定选中某行，Y译 码器称为列译码器，决定选中某列，被选单元由X、Y两个方向的译码 输出决定。该方式可以极大的节省译码输出线。D0数据总线A3
6、A0A2A1地址总线控制总线M/IOWR110110处理器v半导体存储器的结构存储体：由存储元按照一定的规则排列而成的矩 阵，存储体中的每一个单元只能存储一位二进制值。地址译码电路：包括地址寄存器和地址译码器， 地址寄存器用来对地址总线的数据锁存，地址译码器 对地址译码选中存储体中的某个确定的存储单元，控制电路：给出读/写控制信号以及芯片选择信号 确定对某个存储单元的具体操作。读/写电路：包括读/ 写放大器和数据寄存器，读 写放大器对数据放大，数据寄存器暂存写入存储器或 者从存储器中读出的数据。半导体存储器的结构行地址译码器存储器列地址译码器地址寄存器 读写放大器数据寄存器控制电路A19A0R
7、D WRM/IO D15D0 3.2 随机读写存储器v静态MOS存储器（SRAM）v动态MOS存储器（DRAM）v主存储器组成实例v高性能存储器目前广泛使用的随机读写存储器是MOS管半导体存 储器，根据存储信息原理的不同分静态存储器和动态 存储器。半导体存储器的优点是存取速度快，存储体积小以 及可靠性高，价格低廉。半导体存储器的缺点是断电 后不能保持信息。vSRAM存储器：静态RAM 六管存储元： 信息保持：T1和T2管为工作 管若T1管截止，则A点为高电 平，使T2管导通，此时B点处于 低电平，而B点的低电平会使A 点更加截止，这是稳定状态。若T1管导通，则A点为低电 平，使T2管截止，此时
8、B点处于 高电平，而B点的高电平会使A 点更加导通，这是稳定状态。电路有两种稳定状态，而且 A和B点的电位总相反，假设以 A点的高电平表示1，低电平表 示0，那么这个触发器电路就能 稳定的表示一个二进制数。1001vSRAM存储器：静态RAM 六管存储元：T5T8管为控制管，当存储 元组成存储器时，必须能按照地 址选择存储元对其进行操作，如 果一个存储元被选中，则其X地 址译码线和Y译码线均处于高电 平。X地址译码线为高电平时， 就会使T5和T6管导通， Y地址 译码线为高电平时，就会使T7 和T8管导通，这样输入输出的 I/O与I/O就会与A和B点相连，从 而使A和B的信息0和1输出到I/O
9、 与I/O上，反之I/O与I/O上的信 息0和1输入到A和B上。1111vSRAM存储器：静态RAM 六管存储元： 写入：若某个存储元被选中， 则该存储元的T5，T6，T7，T8 管均导通，写1时，在I/O线上 输入高电位，在I/O线上输入 低电位，把高、低电位分别加 在A，B点，使T1管截止，使T2 管导通，将1写入存储元。 读出：若某个存储元被选中， 则该存储元的T5，T6，T7，T8 管均导通，A，B两点与位线D 与D相连存储元的信息被送到 I/O与I/O线上。I/O与I/O线接 着一个差动读出放大器 ，从 其电流方向可以判知所存信息 是1还是0。 0101Inter2114，1K4位，
10、片上有4096个六管存储元电路，排成6464方阵，地址线 10位(A0A9)， 其中A3A8（6根）用于行译码64行，A0A2,A9用于列译 码16条列选线， 每条线同时接4位(共164=64列)v存储器扩展CPU对存储器进行读/写操作，首先由地址总线给出地址信 号，然后要发出读操作或写操作的控制信号，最后在数据总线 上进行信息交流，要完成地址线的连接、数据线的连接和控制 线的连接。存储器芯片的容量是有限的,为了满足实际存储器的容量 要求，需要对存储器进行扩展。主要方法有： 位扩展：存储器的存储单元数不变，每个单元的位数（字长）增加。 例：由8K1位的芯片构成8K8位的存储器 分析：可用芯片8
11、K1：指8K个单元，每单元为1位。存储器8K8：8K个单元，每单元为8位。要13根地址线，8根数据线 方法：共需8片芯片，地址总线(13根)：将所有地址线并联入所有芯片；数据总线（8根）：每条数据线1片连1位控制线：CE并联(全选)，WE并联。 字扩展：每单元位数不变，增加单元个数。 例：用16K8的芯片构成64K8的存储器 分析：可用芯片16K8：16K个单元，每单元为8位。存储器64K8：64K个单元，每单元为8位。要16根地址线，8根数据线 方法：共需4片芯片，数据总线：每片芯片的数据线分别与数据总线D0D7相连地址总线：每片芯片的是16K，需要14位地址线，将地址总线的低位地址A0A1
12、3连入各芯片，高两位通过译码器作片选信号控制线：CE接高两位地址的译码输出，WE串联接入每个芯片。 4片地址分配：第1片 00 00 0000 0000 000011 1111 1111 1111 即 0000H3FFFH第2片 01 00 0000 0000 000011 1111 1111 1111 即 4000H7FFFH第3片 10 00 0000 0000 000011 1111 1111 1111 即 8000HBFFFH第4片 11 00 0000 0000 000011 1111 1111 1111 即 C000HFFFFH 字位同时扩展法：一个存储器的容量假定为MN位，若使用
13、Lk 位的芯 片(LM,kN)，需要在字向和位向同时进行扩展，共需要(M/L)(N/k)个 存储器芯片。 例：用1K4的芯片构成4K8的存储器 分析：4K8指4K个单元（12根地址线），每单元为8位（8根数据线）。 方法：1）共需2片芯片进行位扩展，构成1K*8的存储器。地址总线：将地址线的A0A9并联入所有芯片；数据总线：1片芯片连数据线4位，共8位；控制线：CE并联(全选)，WE并联。2）共需4组芯片(每组两片)进行字扩展，构成4K*8的存储器。数据总线：每组芯片的数据线分别与数据总线D0D7相连地址总线：每组芯片的是1K，需要10位地址线，将地址总线的低位地址A0A9串连入各芯片，高两位
14、地址通过译码器作作为4组芯片的片选信号。控制线：CE接高两位地址的译码输出，WE串联接入每个芯片。 存储器的读周期当CPU与存储器连接时，读出数据的过程如下：1）cpu通过地址总线给出有效的地址信号，确定存储器的唯一单元2）当主存由多片存储器构成时，给出片选信号，选中唯一一片的存储器3）选中的存储单元的数据出现在数据总线上，cpu读入数据。因此cpu的控制信号和与存储器的读、写周期配合问题非常重要存储片进行两次连续读操作时所必须间隔的时间，在整 个读周期中，地址信号保持始终有效从给出有效地址到外部数据总线上稳定地出现所读 出的数据信息所经历的时间存储器的写周期当CPU与存储器连接时，写出数据的
15、过程如下：1）cpu通过地址总线给出有效的地址信号，确定存储器的唯一单元2）当主存由多片存储器构成时，给出片选信号，选中唯一一片的存储器3）cpu给出有效的写信号，并将写入存储器的数据放在数据总线上。4）数据总线上的数据送存储单元。 为了保证避免发生错误写入，地址信号有效有效在经过一 段时间后，写信号才能有效。为了在地址变化期间发生避免发生错误写入，写信号 在变为高电平经过一段时间后地址信号才能改变。【例1】下图是SRAM的写入时序图。其中R/W是读/写命令控制线，当R/W线 为低电平时,存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。 R/W线
16、加负脉冲时，地址线和数据线的电平必须是稳定的。当R/W线达 到低电平时，数据立即被存储。 因此，当R/W线处于低电平时，如果数据 线改变了数值，那么存储器将存储新的数据。当R/W线处于低电平时地址线如果发生了变化那么同样数据将存储到新 的地址或。vDRAM存储器：动态RAM单管存储元： 写入：字选择线为“1”，T1管 导通，写入信息由位线(数据线) 存入电容C中； 读出：字选择线为“1”，存储 在电容C上的电荷，通过T1输出 到数据线上，通过读出放大器即 可得到存储信息。 刷新：电容C上存储的信息电荷 有泄漏，随着时间增长会丢失信 息，必须由外界按一定的规律给 它充电，补充信息电荷，这一过 程称为“刷新”。优点：单管电路的优点是管子少，集成度高，芯片面积小 缺点：刷新困难，读出的1和0需要读出放大器配合。四管存储元：写操作： I/O与I/O加
