数字逻辑电路3

上传人:ji****n 文档编号:45202430 上传时间:2018-06-15 格式:DOC 页数:8 大小:187KB
返回 下载 相关 举报
数字逻辑电路3_第1页
第1页 / 共8页
数字逻辑电路3_第2页
第2页 / 共8页
数字逻辑电路3_第3页
第3页 / 共8页
数字逻辑电路3_第4页
第4页 / 共8页
数字逻辑电路3_第5页
第5页 / 共8页
点击查看更多>>
资源描述

《数字逻辑电路3》由会员分享,可在线阅读,更多相关《数字逻辑电路3(8页珍藏版)》请在金锄头文库上搜索。

1、桂林电子科技大学成教院试卷数字逻辑电路(三)一、一、填空题填空题 1. 二进制数 1101011.011B 对应的十进制数为 ,对应的 8421BCD 码为 。2. 逻辑函数化简的方法 和 。3. 描述逻辑函数各个变量取值组合和函数值对应 关系的表格叫 。4. 用与、或、非等运算表示函数中各个变量之间描述逻辑关系的代数式叫 。 5. 函数 的反函数= 。6. 用文字、符号或者数码表示特定对象的过程,叫做 。7. 把代码的特定含义翻译出来的过程叫 ;n 位二进制译码器有 个输入, 有 个输出,工作时译码器只有一个输出有效。8. 两个 1 位二进制数相加叫做 。两个同位的加数和来自低位的进位三 者

2、相加叫做 。9. 一级触发器可以记忆 二进制信息,一位二进制信息有 2 种状态。10. 时序逻辑电路由 和 两部分组成。二、二、单项选择题单项选择题1. 标准或与式是由( )构成的逻辑表达式。 A 最大项之积 B 最小项之积C 最大项之和D 最小项之和2. 逻辑函数 F=AB 与 G=AB 满足( )关系。 A 互非 B 对偶C 相等D 无任何关系3. n 个变量可以构成( )个最小项。A nB 2nC 2nD 2n-14. 把代码的特定含义翻译出来过程称为( ) 。 A 译码 B 编码C 数据选择 D 奇偶校验5. 能使逻辑函数 F=ABCD 均为 1 的输入变量组合是( ) 。A 1101

3、,0001,0100,1000 B 1100,1110,1010,1011BEDCBAF)(C 1110,0110,0111,1111 D 1111,1001,1010,00006 用来判断电路全部输入中 1 的个数奇偶性的电路称为( ) 。A 触发器 B 计数器 C 数据选择器 D 奇偶校验器 7. 构成模值为 256 的二进制计数器,需要( )级触发器。 A 2 B 128C 8D 2568. 同步计数器是指( )的计数器。 A 由同类型的触发器构成 B 各触发器时钟端连在一起,统一由系统时钟控制 C 可用前级的输出做后级触发器的时钟 D 可用后级的输出做前级触发器的时钟9.可以用来暂时存

4、放数据的器件是( ) 。 A 计数器B 寄存器 C 全加器 D 序列信号检测器 10. 在 10 位 D/A 转换器中,其分辨率是( ) 。A B C D 101 10241 10231 21三、根据给定的输入波形,画出下列各电路的输出波形三、根据给定的输入波形,画出下列各电路的输出波形1. 门电路如图 3.1(a)所示,输入 A、B 和 C 的波形如图 3.1(b) ,根据输入波形画 出输出 F 的波形。2. 门电路如图 3.2(a)所示,输入 A、B 和 C 的波形如图 3.2(b) ,根据输入波形画 出输出 F 的波形。3. 触发器电路如图 3.3(a)所示,输入 A、B 的波形如图 3

5、.3(b)所示,试画出和Q的波形,设触发器的初态为 0 态。QC图 3.2(b)1ABF(a)00010000111.001101110101 2.公式法;卡诺图法 3.真值表 4.逻辑函数5.BEDCB)A(6.编码7.译码; .半加器;全加器9.2;和10.组合逻辑电器;触发器2 2、单项选择题单项选择题. . . . . . . . . .B三、根据给定的波形,画出下列各电路的输出波形三、根据给定的波形,画出下列各电路的输出波形1.CBAFABCF2.F=(A+B)CABCFF3.ABQ状态不定状态不定4.CPJKF14 4、分析题分析题1.解:F1= m (1,2,4,7) F2= m

6、 (3,5,6,7)功能:全加器,F1 和 F2:向高位进位2.解:SO=BACO=ABA BSO CO0 00 11 01 10 01 01 00 1电路:半加器 A,B 两个加收,SO: 和; CO:向高位进位5 5、设计题设计题1.解:F(A,B,C)= m(0,1,2,4,6)=DBCADCBADCBADCBADCBA选取 A,B,C 为数据控制端=DBADCBADCBAD)D(CBACD0:CBAD1:CBAD2:CBAD3:CBA电路图:MAX(74LS151)“1” D Y Y EN A2 A1 A0D7 D6 D5 D4 D3 D2 D1 D0 Q2、解:设计图如下,Q 端为输出端,D 端为数据输入端,为复位DR端,为置数端,EP ET 为工作状态控制端,CP 为脉冲输入端LDABC设计过程:采用预置数法,把第 1 片的进位输出端 C 与第二片的工作状态控制端 EP、ET 相连,当第一片计满 16 时 C 输出 1,第二片开始工作并计入 1,下个脉冲到来时第一片的 C 变为 0,第一片开始从 0 计数,当第一片的 Q3 Q2 Q1Q0 为 0111 且第二片的 Q3 Q2 Q1Q0为 0001 时,与非门的输出变为 0 了,置数端处于有效工作状态,把两片的 Q 端全部置成零,开始新一轮的计数,计数范围为 023,共计 24 个脉冲,实现 24 进制计数器

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 生活休闲 > 社会民生

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号