翻译资料SPI的访问

《翻译资料SPI的访问》由会员分享，可在线阅读，更多相关《翻译资料SPI的访问（10页珍藏版）》请在金锄头文库上搜索。

1、 DN503 设计说明- 1 -串行外围接口串行外围接口 SPISPI 的访问的访问作者：Siri Namtvedt关键字关键字： CC1100 CC1101 CC1150 CC2500 CC2550 SPI 复位 突发访问 命令滤波1 简介本设计说明的目的是让我们了解该如何配置 SPI 接口使其能够与 CC1100/CC1101/CC1150/CC2500/CC2550 连接，并且告诉我们要如何理解状态字节，以及复 位开关在 SPI 接口上是怎么实现的，另外也描述了我们可以使用的不同 SPI 接口的访问 （读/写,单址访问/突发访问以及命令滤波） 。DN503 设计说明- 2 -目录目录1简

2、 介1 2缩写 词3 3SPI 接 口3 3.1 SPI 接口配 置3 3.2 SPI 接口的时间要 求4 3.3 SPI 的访 问4 3.4 单字节访 问5 3.5 突发访 问5 3.6 命令滤 波5 4芯片的状态字 节7 5复 位9 6总说 明10DN503 设计说明- 3 -2 2 缩写词缩写词MCU 微控制器单元 SPI 串行外围接口3 3 SPISPI 接口接口CC1100/CC1101/CC1150/CC2500/CC2550 的接口配置为一个简单的 4 线 SPI 兼容接口(SI, SO, SCLK 和 CSn)，在这里无线电受到 MCU 的控制。这个接口也可以同时用作写或读缓存

3、数 据。在 SPI 接口上传输的所有地址和数据都要在最重要的位上先进行。DN503 设计说明- 4 -3.1SPI 接口配置配置时要注意连接 MCU 的 SPI 接口必须在主模式下操作。配置时钟相位时要确保数据 的中心在 SCLK 周期的第一个正边缘处，在选择极性时要确保 SCLK 在静止状态时为低电平。3.2SPI 接口的时间要求关于 SPI 接口的时间要求，详情请查看芯片数据表。值得注意的是最大 SCLK 频率 (fsclk)是如何改变的，这主要取决于 SPI 接口的使用情况。SPI 时钟运行的最大频率是 10 MHz，在地址字节和数据字节（单字节）之间、地址和数据之间或者每一个数据字节之

4、间 （突发访问）的最小延迟是 100ns。如图 3 所示。图 1 4-线 SPI 接口图 2 SPI 接口的时钟相位和极性DN503 设计说明- 5 -如果各字节之间没有延迟，那么单通道的最大时钟速度是 9MHz（图 4） ，突发访问为 6.5MHz（图 5） 。3.3SPI 的访问芯片上有 47 个配置寄存器（地址 0000 至地址 0x2E） 。寄存器的读写操作由头地址的 R/W 位控制，而 burst 突发访问位控制访问方式为单字节还是突发访问。图 6 头地址当 CSn 变低，我们总是要等到 MISO(CHIP_RDYn)变为低电平之后再进行头地址的写操作。 CHIP_RDYn 信号表明

5、晶体正在运行，调节数字供给电压是稳定的。只要芯片不是在 SLEEP 或 XOFF 状态或者一个 SRES 闪光灯发出命令的情况下，SO 引脚总是在 CSn 变成低电平之后 也迅速变为低电平。图 7 图 3 fSCLK = 10 MHz MaxDN503 设计说明- 6 -图 7 显示了电磁波从 IDLE (1)静止状态转变为 SLEEP 休眠状态(SPWD)，接着通过发射 一个 TX 滤波(STX) (2)使其在休眠状态后被唤醒的工作过程。当 CSn 变为低电平时电磁波 从休眠状态中唤醒。在 CSn 首次变为低电平时，MISO 变为高电平，然后又立即成为低电平， 这样就表示芯片已经准备工作了。

6、当 CSn 第二次变为低电平时，因为电磁波回到了休眠状 态，所以 MISO 又变为高电平。等到电压调节器稳定之后，晶体开始运行，MISO 变回低电 平，此时可以安全发送 TX 滤波。3.4单字节访问单字节访问寄存器时，突发访问位必须置 0。发送地址头以后可以根据 R/W 位发送或读 入一个数据字节。在数据字节之后等待一个新的地址，因此，CSn 继续保持低电平。图 8 表明了数据 0x0A 是如何首先写入寄存器 0x02，然后从同一个寄存器中读出来的。3.5突发访问当突发访问位置 1 时，电磁波会要求一个地址字节和接下来的连续的数据字节，直到 CSn 变为高电平，访问终止。3.6命令滤波命令滤波

7、是单字节指令，它可以启动一个内部序列（启动 RX，进入掉电模式等） 。命令 滤波和一系列的状态寄存器（地址 0x30 到地址 0x3F）共享地址。这些状态寄存器不能用 突发访问模式来访问。如果突发访问位是 1，那么访问的就是状态寄存器；如果突发访问 位是 0，则发送一个命令滤波。一个命令滤波可能在任何其他 SPI 访问之后，而不需要将 CSn 拉至高电平。在处理完一个 SRES 命令滤波之后，当 MISO 引脚变成低电平时，可以处 理下一个命令滤波。命令滤波可以立即被执行，但是当 CSn 为高电平时 SPWD 和 SXOFF 滤波 是例外。DN503 设计说明- 7 -当 CSn 被拉为低电平

8、时，MISO 已经变为低电平，表明芯片已经准备好了。SIDLE（离开 RX/TX）滤波紧随在一个寄存器写操作和一个无需等待 CHIP_RDYn 信号的 SRES（重启芯片） 滤波后。在复位滤波之后，在 MISO 变为低电平之前需要一些时间才能读寄存器 0x00。从 这个寄存器读到的数值是 0x29（复位之后的默认数值） 。4芯片的状态字节当在 SPI 接口上发送头字节、数据字节或命令滤波时，CC1100 在 SO 引脚上发送芯片状 态字节。状态字节包含对 MCU 有用的关键状态信号。位名称描述DN503 设计说明- 8 -7CHIP_RDYn保持高电平，直到电源和晶振稳定。当使用 SPI 接口

9、时必须变 为低电平。6:4STATE2:0显示当前主状态机器模式值状态描述000IDLE空闲状态（也表示一些与 SETTLING 或 CALIBRATE 相 反的过渡状态）001RX接收模式010TX发送模式011FSTXON快速 TX 准备100CALIBRATE频率合成器校准运行中101SETTLINGPLL 设置中110RXFIFO_OVERFLOWRX FIFO 溢出。读出有用的 数据，然后用 SFRX 清除 FIFO111TXFIFO_UNDERFLOWTX FIFO 下溢，使用 SFTX 命令3:0FIFO_BYTES_AVA ILABLE3:0在 RX FIFO 或 TX FIF

10、O 中可用的字节数表 1 状态字节概要当写寄存器时，每次一个头字节或者数据字节在 MOSI 引脚上传送，一个状态字节都在 MISO 引脚上传送。当读寄存器时，每次一个头字节在 MOSI 引脚上传送时，一个状态字节 都在 MISO 引脚上传送。注意状态字节的 4LSB（FIFO_BYTES_AVAILABLE）可以为 TX FIFO (R/W = 0) or 和 RX FIFO (R/W = 1)提供信息。图 11 状态字节说明 第一次转移是将 0x0A 写到寄存器 0x02 上。因为这是一个写操作，所以当地址头（1） 和数据字节（2）都传送时，状态字节在 MISO 线上传送。状态字节（0x0F

11、）告诉我们，电 磁波处于空闲状态，并且 TX FIFO (FIFO_BYTES_AVAILABLE = 15)上有 15 个或以上的自由 字节。 第二次转移是从寄存器 0x02 上进行读操作。因为这是一个读操作，所以仅仅在传送地 址头时状态字节才能在 MISO 线上传送。在 MISO 线上的下一个字节是寄存器 0x02 的内容 0x0A。这个状态字节告诉我们电磁波处在空闲状态（STATE = 0） ，并且在 RX FIFO(FIFO_BYTES_AVAILABLE = 0)上没有字节可用。DN503 设计说明- 9 -5复位当电源电压满足在数据表中详细列出的需求时，相应的上电复位功能就可以保证。否 则，认为芯片处于一个未知状态，直到一个执行 SW 复位（见图 12） 。 选通低/高电平 相对于把 CSn 拉低之后，保持 CSn 高电平至少 40s 将 CSn 拉低以等待 SO 变为低电平 在 SI 线上执行 SRES 滤波图 12 通过 SRES 的上电复位 看下面的代码：DN503 设计说明- 10 -6总说明6.1历史文件 版本日期描述/变化SWRA112B2007.10.22将徽标从标题中移除。增加 了 CC1101。修改了表 1 和图 12。SWRA112A2006.10.27修改图 12。SWRA1122006.07.06最初发表。