《大学计算机微机原理--第5章 存储系统》由会员分享，可在线阅读，更多相关《大学计算机微机原理--第5章 存储系统（88页珍藏版）》请在金锄头文库上搜索。
1、1第5章 存储器系统2主要内容：n存储储器系统统的概念n半导导体存储储器的分类类及其特点n半导导体存储储芯片的外部特性及其与系统统的连连接n存储储器接口设计设计 （存储储器扩扩展技术术）n高速缓缓存35.1 概 述主要内容：n存储储器系统统及其主要技术术指标标n半导导体存储储器的分类类及特点n两类类半导导体存储储器的主要区别别4一、存储器系统51. 存储器系统的一般概念n将两个或两个以上速度、容量和价格各不相同的存储储器用硬件、软软件或软软硬件相结结合的方 法连连接起来n系统统的存储储速度接近最快的存储储器，容量接近最大的存储储器。构成存储系统。62. 两种存储系统n在一般计计算机中主要有两种
2、存储储系统统：Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器磁盘存储器7Cache存储系统n对对程序员员是透明的n目标标：n提高存储储速度Cache主存储器8虚拟存储系统n对应对应 用程序员员是透明的。n目标标：n扩扩大存储储容量主存储器磁盘存储器93. 主要性能指标n存储储容量（S）（字节节、千字节节、兆字节节等）n存取时间时间 （T）（与系统统命中率有关）n命中率（H）nT=H*T1+（1-H）*T2n单单位容量价格（C）n访问访问 效率（e）104. 微机中的存储器通用寄存器组及指令、数据缓冲栈 高速缓存 主存储器 联机外存储器 脱机外存储器片内存储部件内存储部件外存储部件
3、11二、半导体存储器121. 半导体存储器n半导导体存储储器由能够够表示二进进制数“0”和“1” 的、具有记忆记忆 功能的半导导体器件组组成。n能存放一位二进进制数的半导导体器件称为为一个存储储元。n若干存储储元构成一个存储单储单 元。132. 半导体存储器的分类n内存储储器随机存取存储器（RAM）只读存储器（ROM）14随机存取存储器（RAM）nRAM静态存储器（SRAM）动态存储器（DRAM）15只读存储器（ROM）n只读读存储储器掩模ROM一次性可写ROMEPROMEEPROM163. 主要技术指标n存储储容量n存储单储单 元个数每单单元的二进进制数位数n存取时间时间n实现实现 一次读读
4、/写所需要的时间时间n存取周期n连续连续 启动动两次独立的存储储器操作所需间间隔的最 小时间时间n可靠性n功耗175.2 随机存取存储器掌握：nSRAM与DRAM的主要特点n几种常用存储储器芯片及其与系统统的连连接n存储储器扩扩展技术术18一、静态存储器SRAM191. SRAM的特点n存储储元由双稳电稳电 路构成，存储储信息稳稳定。p196202. 典型SRAM芯片掌握： n主要引脚功能n工作时时序n与系统统的连连接使用21典型SRAM芯片SRAM6264：n容量：8K X 8bn外部引线图线图226264芯片的主要引线n地址线线：A0-A12；n数据线线：D0-D7；n输输出允许许信号：O
5、E；n写允许许信号：WE；n选选片信号：CS1，CS2。236264的工作过程n读读操作n写操作 工作时序243. 8088总线信号8 0 8 8总 线A19-A0A15-A0MEMR、MEMWIOR、IOW 存储器输入/输出RD、WR254. 6264芯片与系统的连接D0D7 A0A1 2WE OECS1 CS2A0A1 2MEMW MEMR译码 电路高位地 址信号D0D7SRAM 62648088总 线+5V265. 存储器编址001100001111000001011010低位地址（片内地 址）高位地址（选片地 址）27存储器地址片选地址片内地址高位地址低位地址内存地址286264芯片的
6、编址片首地 址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地 址29存储器编址001100001111000001011010CS00译 码 器1CS306. 译码电路n将输输入的一组组高位地址信号通过变换过变换 ，产产生一个有效的输输出信号，用于选选中某一个存储储器芯片，从而确定了该该存储储器芯片在内存中的地址范围围。n将输输入的一组组二进进制编码变换为编码变换为 一个特 定的输输出信号。31译码方式n全地址译码译码n部分地址译码译码32全地址译码
7、n用全部的高位地址信号作为译码为译码 信号，使得存储储器芯片的每一个单单元都占据一个唯一的内存地址。33全地址译码例A19 A18 A17 A16 A15 A14 A13&1CS11SRAM 6264CS2+5V01 11100 0346264芯片全地址译码例片首地 址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地 址该该6264芯片的地址范围围 = F0000HF1FFFH35全地址译码例n若已知某SRAM 6264芯片在内存中的地址为为：3E000
8、H3FFFFHn试试画出将该该芯片连连接到系统统的译码电译码电 路。36全地址译码例n设计设计 步骤骤：n写出地址范围围的二进进制表示；n确定各高位地址状态态；n设计译码设计译码 器。片首地 址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地 址37全地址译码例A19 A18 A17 A16 A15 A14 A13&1CS1高位地址：0011111SRAM 6264CS2+5V00 1111 1038部分地址译码n用部分高位地址信号（而不是全部）作为译码
9、为译码信号，使得被选选中存储储器芯片占有几组组不同的地址范围围。39部分地址译码例两组组地址： F0000H F1FFFHB0000H B1FFFHA19 A17 A16A15 A14 A13&16264CS111100 0高位地址： 1110001011000，111100040应用举例n将SRAM 6264芯片与系统连统连 接，使其 地址范围为围为 ：38000H39FFFH。n使用74LS138译码译码 器构成译码电译码电 路。41存储器芯片与系统连接例n由题题知地址范围围：0 0 1 1 1 0 0 0 00 0 1 1 1 0 0 1 1高位地址A19A12A042应用举例D0D7
10、A0A1 2WE OECS 1CS 2A0A1 2MEMWMEMRD0D7A1 9G1 G2 AG2 BC B A&A1 8A1 4A1 3A1 7A1 6A1 5VCCY043二、动态随机存储器DRAM441. DRAM的特点n存储储元主要由电电容构成；n主要特点：n需要定时时刷新。452. 典型DRAM芯片2164An2164A：64K1bitn采用行地址和列地址来确定一个单单元；n行列地址分时传时传 送，共用一组组地址信号线线；n地址信号线线的数量仅仅为为同等容量SRAM芯片的一半。46主要引线n 行地址选选通信号。用于锁锁存行地址；n 列地址选选通信号。n地址总线总线 上先送上行地址，
11、后送上列地址，它们们分别别在#RAS和#CAS有效期间间被锁锁存在锁锁存器中。nDIN： 数据输输入nDOUT：数据输输出WE=0WE=1n WE：写允许信 号RAS：CAS：数据写入数据读出47工作原理n数据读读出n数据写入n刷新工作时序48刷新n将存放于每位中的信息读读出再照原样样写入原单单元的过过程-刷新刷新时序493. 2164A在系统中的连接与系统连接图502164A在系统中的连接nDRAM 2164A与系统连统连 接的几点说说明：n芯片上的每个单单元中只存放1位二进进制码码，每字节节数据分别别 存放在8片芯片中；n系统统的每一次访访存操作需同时访问时访问 8片2164A芯片，该该8
12、片 芯片必须须具有完全相同的地址；n芯片的地址选择选择 是按行、列分时传时传 送，由系统统的低8位送出 行地址，高8位送出列地址。n结论结论 ：n每8片2164A构成一个存储储体（单单独一片则则无意义义）；n每个存储储体内的所有芯片具有相同的地址（片内地址），应应 同时时被选选中，仅仅有数据信号由各片分别别引出。三、存储器扩展技术（内存储器设计）521. 存储器扩展n用多片存储芯片构成一个需要的内存空间；n各存储器芯片在整个内存中占据不同的地址范 围；n任一时刻仅有一片（或一组）被选中。n存储器芯片的存储容量等于：单元数每单元的位数字节数字长扩展 单元扩展 字长532. 存储器扩展方法n位扩扩
13、展n字扩扩展n字位扩扩展扩展字长扩展单元数既扩展字长也扩展单元数54位扩展n构成内存的存储储器芯片的字长长小于内存单单 元的字长时长时 需进进行位扩扩展。n位扩扩展：每单单元字长长的扩扩展。55位扩展例n用8片2164A芯片构成64KB存储储器。LS158A0A7A8A152164A2164A2164ADBABD0D1D7 0000HFFFF H.56位扩展方法：n将每片的地址线线、控制线线并联联，数据线线 分别别引出。n位扩扩展特点：n存储储器的单单元数不变变，位数增加。57字扩展n地址空间间的扩扩展n芯片每个单单元中的字长满长满 足，但单单元数不满满足。n扩扩展原则则：n每个芯片的地址线线
14、、数据线线、控制线线并联联。n片选选端分别别引出，以使每个芯片有不同的地址范 围围。58A0 A10DBABD0D7A0A1 0R/ W CS2K8D0D7A0 A102K8D0D7D0D7A0A1 0CS译 码 器Y 0 Y 1高 位 地 址R/ W字扩展示意图59字扩展例n用两片64K8位的SRAM芯片构成容量为为128KB的存储储器n两芯片的地址范围围分别为别为 ：n20000H2FFFFHn30000H3FFFFH 60字扩展例G1G2AG2BCB AY2Y3&MEMRMEMW A19A18A17A1674LS138高位地址：n 芯片1： 0 0 1 0n 芯片2： 0 0 1 1A1
15、9A18A17A16芯片1芯片261字位扩展n设计过设计过 程：n根据内存容量及芯片容量确定所需存储储芯片数；n进进行位扩扩展以满满足字长长要求；n进进行字扩扩展以满满足容量要求。n若已有存储储芯片的容量为为LK，要构成容量为为M N的 存储储器，需要的芯片数为为：（M / L） （N / K）62字位扩展例n用32Kb芯片构成256KB的内存。635.3 只读存储器（ROM）nEPROMnEEPROM（紫外线擦除）（电擦除）64一、EPROM651. 特点n可多次编编程写入；n掉电电后内容不丢丢失；n内容的擦除需用紫外线线擦除器。662. EPROM 2764n8K8bit芯片n地址信号：A0 A12n数据信号：D0 D7n输输出信号：OEn片选选信号：CEn编编程脉冲输输入：PGMn其引脚与SRAM 6264完全兼容.672764的工作方式数据读出编程写入擦除标准编程方式快速编程方式编程写入：每出现一个编程负脉冲就写入一个字节数据68二、EEPROM691. 特点n可在线编线编 程写入；n掉电电后内容不丢丢失；n电电可擦除。702. 典型EEPROM芯片98C64An8K8bit芯片；n13根地址线线（A0 A12）；n8位数据线线（D0 D7）；n输输出允许许信号（OE）；n
