《全定制与半定制相结合的设计流程》由会员分享，可在线阅读，更多相关《全定制与半定制相结合的设计流程（8页珍藏版）》请在金锄头文库上搜索。
1、全定制与半定制相结合的设计流程 -殷富有 一、 实验目的 完成存储器电路带寄生参数的电路网表（SPF 文件）提取，完成存储器 SRAM 的电路级功能验证，完成几何视图（LEF 视图）和时序视图（LIB 视图）的提取； 熟悉使用 hercules、 StarRCXT、 nc_verilog、 nanosim、 abstract等工具软件。 二、 实验过程 2.1 用用 hercules、StarRCXT 完成完成 spf 文件的提取文件的提取 1) 打开命令行终端； 2) 在终端中进入到“/home/vlsi/SRAM/drc_lvs”目录 3) 修改好 smic.lvs 文件中的相应语句。 工
2、艺厂家提供lvs文件名为smic.lvs， gds中的顶层模块名为SRAM,其中需要进行如下配置。 (a) STARRCXT 变量 VARIABLE string STARRCXT = “TRUE“; /导出数据库时使用； VARIABLE string STARRCXT = “FALSE“; /不导出数据库时使用； (b) Header 字段 HEADER FORMAT = GDSII INLIB = ./cdl_gds/SRAM.gds / 指向你的 gds 文件 OUTLIB = err.gds BLOCK = SRAM / gds 中模块的顶层单元名 OUTPUT_FORMAT = G
3、DSII OUTPUT_BLOCK = err SCHEMATIC = ./cdl_gds/SRAM.cdl / 指向你的 cdl 文件 layout_path = ./ SCHEMATIC_FORMAT = SPICE /*ENDOFHEAD*/ (c)端口标签识别规则 TEXT_POLYGON M1.TEXT / 图层为 M1.TEXT 的标签识别为端口 SIZE =0.01 CELL_LIST=SRAM / 在 SRAM 单元中的标签识别为端口 TEXT_LIST=* temp=m1_pin (d)导出 WRITE_EXTRACT_VIEW LIBRARY_NAME = SRAM LIB
4、RARY_PATH = . 4) 在终端中运行“hercules smic.lvs”命令，完毕后查看当前路径下是否生成了 SRAM 目录； 图(1) 生成的 SRAM 文件夹 5) 在终端中进入到“/home/vlsi/ SRAM /spf_ext”目录 6) 修改好 star_cmd 中的相应语句 (a)BLOCK 字段 BLOCK:SRAM / gds 中顶层模块名 (b) MILKYWAY_DATABASE MILKYWAY_DATABASE: ./drc_lvs/SRAM /生成的Milkway数据库文件夹的 路径 (c)指定工艺文件 TCAD_GRD_FILE: ./SmicSP14
5、P_018_log_p1mt6_tran_typ_1833.nxtgrd / 厂家给出的工艺文件 MAPPING_FILE: ./SmicSP14P_018_log_p1mt6_tran_1833.map / 厂家给出的工艺文件 （d）输出文件指定 NETLIST_FILE: SRAM.spf / 你所希望的 spf 文件名 （e）提取参数类型指定 EXTRACTION: R / 提取寄生电阻 EXTRACTION: C / 提取寄生电容 EXTRACTION: RC / 提取寄生电阻和电容 7) 在终端中运行“StarXtract clean star_cmd”命令，运行完毕后查看当前路径下
6、生成的 SRAM.spf 文件； 图(2)生成的 spf 文件 2.2 用用 ncverilog 和和 nanosim 完成电路级功能验证完成电路级功能验证 1) 打开命令行终端 2) 在终端中分别输入 cd SRAM 和 new_verilog v_sim 创建 v_sim 文件夹，将 SRAM.v 和 TESTER.v 复制进改文件夹下， 并修改好相应配置 3) 在终端中运行“run“命令，打开 ncverlog 的模拟界面； 图(3)NC_verilog 仿真波形 测试激励先对 SRAM 所有地址写数据， 然后再把所有地址对应的数据读出来，从波形文件看结果是对的。 4) 在 ncveri
7、log 界面中运行完模拟，查看当前路径下是否生成了SRAM.vcd 文件； 图(4)生成的 SRAM.vcd 文件 5) 在终端中运行“run_vec“命令，查看当前路径下是否生成了SRAM.vec 文件； 图(5)生成的 SRAM.vec 文件 6) 在终端中进入到”/home/vlsi/ SRAM /spf_sim”目录； 7) 在终端中运行“run_nanosim“命令，执行完毕后查看 sim.err 文件，看是否有错误被检测到； 图(6)生成的 sim.fsdb 文件 8) 在终端中运行“cscope“命令，打开 cscope 波形查看工具； 9) 在 cscope 的 file-op
8、en-Plotfile 菜单， 打开 sim.fsdb 波形文件，查看信号与 ncverilog 的模拟结果一致。 2.3 用用 abstract 完成几何视图（完成几何视图（LEF）的提取）的提取 1) 打开命令行终端 2) 在终端中进入到”/home/vlsi/SRAM/lef_ext”目录 3) 启动 icfb，将/home/vlsi/ SRAM /cdl_gds 目录下的 SRAM.gds 文件导入成为 icfb 的库文件。然后退出 图(7)SRAM.gds 文件导入 icfb 图(8)SRAM.gds 成功导入 icfb 4) 在终端中运行“abstract“命令，启动 abstra
9、ct 程序； 图(9)库导入 abstract 5) 在 abstract 程序界面下设置提取 LEF 的配置，按照流程产生 LEF文件 a) 对信号 PIN 设置，其他默认; b) 对信号 PIN 设置，设置 extract signal net,对 blockage设置为 detail 方式； c) 对信号 PIN 设置，设置 extract power net,对 blockage 设置为 shink 方式。 三种情况对应的.LEF 文件分别为附录中的 1.txt、2.txt、3.txt。 2.4 用用 nanosim 完成时序视图（完成时序视图（lib）的提取）的提取 1) 打开命令终端行 2) 在终端中进入到”/home/vlsi/BDC”目录 3) 在终端中运行“run“命令，完毕后查看生成的 bdc.lib 文件 4) 需提取出 Q3:0相对于 CLK 的延时，A0相对于 CLK 的建立保持时间，D0相对于 CLK 的建立保持时间
