《数字电子技术试卷b答案》由会员分享，可在线阅读，更多相关《数字电子技术试卷b答案（9页珍藏版）》请在金锄头文库上搜索。
1、 学号： 姓名： 学院： 年级： 专业： - 密 封 线 - 国防科技大学国防科技大学 2008 学年秋季学期学年秋季学期 数字电子技术基础考试试卷考试试卷（B）卷参考答案 ）卷参考答案 考试形式： 闭卷 考试时间： 120 分钟 满分： 100 分。 题 号 一 二 三 四 五 六 七 总 分得 分 评阅人 注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。 2、密封线左边请勿答题，密封线外不得有姓名及相关标记。 得分得分 一、 填空题（共一、 填空题（共 5 小题，每题小题，每题 2 分，共分，共 10 分）分） 1、逻辑等式DCBAF+=)(的对偶式是DBCAF+=)(
2、*；反演式是DCBAF+=)(。 2、 （10100101110.10111）2=( 2456. 56 )8=( 52E. B8 )163、按照逻辑功能的不同，触发器可以分成RS、D、JK、 T 、T 等类型；而从电路结构和动作特点上又可以把触发器分为基本RS触发器、 钟控（同步）触发器 、 主从触发器 以及各种形式的边沿触发器。 4、半导体存储器按存取功能分为 只读 存储器和 随机 存储器。 5、 A/D转换器将模拟信号转换为数字信号的转换过程一般分为四个阶段： 即采样、保持 、 量化 和编码。 第 1 页 共 9 页 1、已知F=ABC+CD，选出下列中的 D 可以肯定使F=1。 得分得分
3、 二、选择题（共二、选择题（共 10 小题，每小题小题，每小题 2 分，共分，共 20 分）分） （A）A=0,BC=1 （B）B=1,C=1 （C）C=1,D=0 （D）BC=1,D=1 2、下列各门电路中 C 的输出端可以并联使用； （A）CMOS 传输门 （B）CMOS 反相器 （C）TTL OC 门 （D）TTL 反相器 3、下列 B 不属于组合逻辑电路。 （A）数据分配器 （B）寄存器 （C）数据选择器 （D）优先编码器 4、下列 A 触发器具有一次变化问题。 （A）主从JK触发器 （B）利用CMOS传输门的上边沿D触发器 （C）同步D触发器 （D）维持阻塞D触发器 5、一个5位二进
4、制加法计数器，由00000状态开始，经过198个输入脉冲后，此计数 器的状态为 C 。 （A）00100 （B）00101 （C）00110 （D）00111 6、下列功能表示方法中不适合用于时序逻辑电路功能表示的是： C 。 （A）状态转换图 （B）时序图 （C）数理方程 （D）驱动方程 7、滞回特性是 B 的基本特性。 （A）单稳态触发器 （B）施密特触发器 （C）环形振荡器 （D）多谐振荡器 8、下列器件中， D 最适宜用作定时器和延时器使用。 （A）555 定时器构成的多谐振荡器 （B）压控振荡器 （C）555 定时器构成的施密特触发器 （D）555 定时器构成的单稳态触发器 9、双积
5、分型A/D转换器输出状态D和下述 B 参量无关。 （A）计数器位长N （B）积分器的时间常数（） RC（C）输入信号 （D）参考电压IvrefV 10、下列几种A/D转换器中， A 的转换速度最快？ （A）并联比较型ADC （B）双积分型ADC （C）计数型ADC （D）逐次渐近型ADC 第 2 页 共 9 页 1.试将下列逻辑函数化为最简“与或”式： BCDCBABCAAF+=)( 解：BCDCBABCAAF+=)( BCDCBABCDCBAAA+=)()( (3) (2) BCA+=2已知用 3 线-8 线译码器 74LS138 构成的逻辑电路如下图所示，试写出Y1、Y2的逻辑表达式，列出
6、真值表，并分析该电路的逻辑功能。其中74LS138输出低电平有效，使能端321SSSEN+=。 学号： 姓名： 学院： 年级： 专业： - 密 封 线 - 得分得分 三、分析简答题（共三、分析简答题（共 4 小题，每小题小题，每小题 5 分，共分，共 20 分）分） 解：=mY )7 , 4 , 2 , 1 (1=ABCCBACBACBA+(1) =mY)7 , 6 , 5 , 3(2=ACBCAB (1) +第 3 页 共 9 页 列真值表如下： （2） 由真值表知这是一个1位全加器电路，其中Y1为本位和，Y2为本位向高端的进位。 （1） A B C Y1Y20 0 0 0 0 0 0 1
7、1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 3图示为用 555 定时器组成的一种电路，表给出了 555 的引脚功能。试说明其工作原理，并说明VO端输出的波形脉宽大小由哪些参数决定，且电路对输入端S的脉宽大小有何要求？ 引脚2(S6(RVDIS RSVCC C MRVO73486251RGNDC C1VCCVO电平电平电平电平1/3VCC1/3VCC1/3VCC2/3VCC1.4V1.4V1.4V*0.3V)4(MR)3(VO)7(Q)高电平低电平低电平低电平低电平保持保持悬空状态注:*表示任意电平解：图示是一个
8、由 555 定时器组成的单稳态触发器。 (2) 因为输出端波形的脉宽3lnRCTw=，所以脉宽的大小仅决定于电路充电的时间常数RC=。 (2) 此电路只有在输入S（）的输入负脉宽小于输出VIVO端正脉宽的前提下才能正常工作。 (1) 4.由下边沿JK触发器组成的电路如下图左所示。已知输入波形如下图右所示，试画出Q1端的波形。设电路初态为0。 第 4 页 共 9 页 解：nnnnnnnBQQAQKQJQBBQBKAQAAJ+=+=+=+=+1, (2) 电路初态为0 时Q1端的波形如下： (3) 解： （1）由题意可列真值表如下： (6) Y3Y2Y1Y0F 0 0 1 1 0 0 1 0 0
9、0 0 1 0 1 0 0 1 1 0 1 第 5 页 共 9 页 得分得分 四、试用与非门设计一个组合逻辑电路，它接收 1 位余 3-BCD 码四、试用与非门设计一个组合逻辑电路，它接收 1 位余 3-BCD 码Y 、，且仅当、，且仅当332Y1Y0Y7时，输出 F 才为 1。要求写出完整的设计过程。 （共时，输出 F 才为 1。要求写出完整的设计过程。 （共 10 分）分） 注：余 3-BCD 码由 8421-BCD 码 +0011构成，有 6 个禁用码注：余 3-BCD 码由 8421-BCD 码 +0011构成，有 6 个禁用码 0123YYYY密 封 线 学号： 姓名： 学院： 年级
10、： 专业： - 密 封 线 - 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 1 1 0 1 1 1 1 （2）由卡诺图化简可得： (2) 121202YYYYYYF+=（3）依题意选用与非门完成设计，则121202YYYYYYF= (1) （4）电路图略。 (1) 得分得分 五、分析图示的时序逻辑电路。要求写出完整的分析步骤，画出 Y1Y4 的时序图，说明电路的逻辑功能。假设电路的初始状态为“00” 。 （共 15 分）五、分析图示的时序逻辑电路。要求
11、写出完整的分析步骤，画出 Y1Y4 的时序图，说明电路的逻辑功能。假设电路的初始状态为“00” 。 （共 15 分） & & & & &1DC1C11DQ2Q1FF2FF1Y1Y2Y3Y4CP1DC1C11DQ2Q1FF2FF1Y1Y2Y3Y4CP解： （1）电路的驱动方程为： （2） nQD12= nQD21=（2）电路的状态方程为： （2） =+ 21 2DQnnQ1 =+ 11 1DQnnQ2（3）电路的输出方程为： （2） nnQQY Y 124 =123=nnQQnnQQY122 = nnQQY 121=第 6 页 共 9 页 （4） （5）初始状态为“00”时电路的状态转换图和时序图如下： （8） （6）由图可知，这是一个4相节拍脉冲发生器电路。 （1） 解： （1） （73）10（100 1001）2 （10） 学号： 姓名： 学院： 年级： 专业： - 密 封 线 - 得分得分 六、试用中规模 4 位二进制计数器 74161 实现以
