《浅谈delta-sigma之工作原理-黄克强》由会员分享，可在线阅读，更多相关《浅谈delta-sigma之工作原理-黄克强（7页珍藏版）》请在金锄头文库上搜索。
1、淺談 Delta-Sigma 之工作原 文/黃克強 95 初朽準備EAD-DSP 系之 DSP 演算法(詳高傳真 227 期)之前，蒲總編曾 經向朽提及 Crystal 公司的 CS4328、CS4330一系的 IC，希望我能寫一系的文章 談這一系廣泛用途之 Over Sampling 之 D/A Converter IC，其實這一系的 IC 都是採用所 謂之分段式 Up Sample的 DSP 架構搭配-之 D/A Converter 而成，由於朽在細 EAD-DSP 系之 DSP 演算法一支中並末談及-的工作原，因此特別請我的好友黃克 強博士撰寫-的部份。 何志誠 何朽是我的摯友兼同事，他
2、的辦公桌就在筆者的左手邊。他是個發燒友，也是音響專 家。而筆者卻是個音響白癡(編者：唉！唉！黃先生實在太謙虛，如果您是白癡，那我們 )。他專精信號處，尤其是 Over Sampling。而筆者擅長位通訊及一點點適應性控 制。半前，甚至久之前，何朽拿一些 CS4328 之的 Data Sheet 及他在高傳真發表的 文章給我，這時我才在他的調教之下初窺發燒音響之門徑。誰知黃鼠給雞拜懷好意， 何朽半哄半騙的要我替他寫一篇有關 Delta-Sigma 的介紹文章。礙於多交情，我勉強答應 下。事後才發現這種文章真難寫。為能在高傳真雜誌上臉 ，必須避免學院派的學 推導，又必須把東西寫得清清楚楚(要然就變
3、成低傳真)，真是難。難！難！難！難！過 何朽畢意沒看走眼，筆者費九牛二虎之，終究把它寫出。但由於筆者筆法夠 ，寫出的文章可能還是生硬些，尚請您多多包涵。有任何批評指教，請找何朽 代轉，包君滿意！ 圖是 CS4328 的方塊圖，第一個方塊 8 X Interpolation Filter 已經在何朽以前的一系 高傳真文章中介紹過。第二個方塊就是本文所要談的 Delta-Sigma()。 現在我們就開始正式進入-D/A converter 之殿堂。為使本文雅俗共賞，筆者避開 所有的學方程式，儘以圖解的方式作觀上的介紹。要解調變，必須先從調 變下手，比較容進入況，複雜如 CS4328 所採用之五階調
4、變就是從最原始之調變 一步一步演化而的。請詳圖一的演化圖。 1建議者在 K 這篇文章時，多看圖，至於文字就只是用明圖而已。 圖二是一個八調變之 1Bit DAC。Xd 代表位波形輸入，就位音響而言，Xd 可能是 18bit，至於尾巴的 d 代表 digital 之意。Yd 為調變之 1Bit 輸出，值為正 1 或負 1。調變之 觀很簡單，就是要使 Yd 之積分波形愈接近 Xd 愈好，如圖三所示。每當 Yd 之積分值(即 Zd)超過 Xd，下一個 Yd 值就設為負 1。如果 Yd 之積分值 Zd 低於 Xd，下一個 Yd 值就設為 正 1。圖二的減法器就是要看看 Xd 和 Zd 誰大誰小，Ud=
5、Xd-Zd， Ud 大於，比較器輸出 (即 Yd)就為正 1， Ud 小於，比較器輸出為負 1。如此一 Yd 斷的修正使得 Yd 之積 分後波形 Zd 如影隨形般的和 Xd 同上同下。現在要做的就是把 Zd 以比的方式重現出。 很容的，首先用 1Bit 的 DAC 將位的 Yd 轉成比的對等信號 Ya，(其中 a 代表 analog 之意)，然後再用比積分器將 Ya 作積分而產生 Za。於是 Za 和 Zd 者之波形是一樣的，只 過 Zd 是位而 Za 是比。但是由於 1Bit DAC，Za 會有些平的轉折點，所以最後還 需要一個比低通波器以產生平的 Xa，Xa 就是 Xd 的比重現。 2這樣
6、的調變方式產生一些問題。首先是如果位輸入波形 Xd 的變化太急劇，也就 是斜過大，如圖四(a)所示，那麼 Zd 將會跟上，而產生嚴重的失真。第二個問題是調 變看直或極低頻成份。因為調變基本上是針對輸入波形的時間變化(似微分)作 1Bit 的化編碼(如圖三(a)所示)，所以直成分顯示出。這樣太模糊，我們看圖四(b)， 如果輸入 Xd 是直，那麼管 Xd 的固定值是多少，Yd 的輸出永遠都一樣，那當然對。 此外，止積分器在實際工程上也是那麼討人喜歡。 要克服上述個問題，可以將圖二之調變 DAC 作一些變形，我們將積分器從後面搬 移到最前面如圖五所顯示的。如此一原的比積分器就變成位的積分器。而且 X
7、d 經過積分之後，原有的急劇變化將會變得平緩得多，於是後面的調變就會有斜坡跟上 的問題。至於 Xd 中的直或極低頻的成份，經過積分之放大效果後，就會像圖四(a)所示 的那樣水平固定動，於是後面的調變就可以看得到而加以化編碼。這實在是一本萬。 圖五這樣的系統可以稱呼為調變(Sigma Delta Modulator)，就是在調變之前加個， 意指積分。 3圖五所描述的調變可以再加以簡單化。我們注意到圖五之 Ud 為 Xd 之積分減去 Yd 之積分，是先積分再相減。所以我們也可以使 Xd 和 Yd 先相減，以後它們的差再積分，就如 同圖所描繪的，結果 Ud 變，但是圖比圖五下一個積分器。因為圖是先相
8、減再積 分，可稱之為調變(Delta-Sigma Modulator)。由於其中所用之積分器事實上是一個一階 波器，所以圖可細稱為一階調變。圖只是調變的基本型，它的效能還可再改進。 如圖七，這是個 n 階調變器，也就是以一個 n 階波器去取代圖之積分器，這樣就 可以大幅提高最後比輸出之 S/N 比。如果 n=5，就是 CS4328 所採用的 1bit DAC。 經過上面那麼一大段煩悶瑣碎的文字解，我們點輕鬆懂的。圖八(a)是調變的 位波形輸入，經過調變後 1Bit 輸出為圖八(b)。圖八(b)的二值比波形經過比低通 波器之後，又還原成圖八(a)一樣的波形，過是比的。在時間指標為 l0 附近，圖
9、八(a)小於 ，於是 1Bit 輸出大部份是負 1。在時間為 30 附近，圖八(a)大於，於是 1Bit 輸出大部份 是正 1。在時間為 45 附近圖八(b)大約是，於是 1Bit 輸出為正負 1 交錯。 4看這圖八，相信者對於一定有一些較具體的感覺。現在我們解釋一下 CS4328 的五階(圖七)優於基本型一階(圖)的道何在。 總歸一話，就是要產生一 1Bit 信號，這信號和輸入波形(audio)在低頻部份 (20KHz 以下)一模一樣而其它化誤差則儘往高頻移過去這些高頻誤差就可以用比 低通波器輕鬆地幹掉。圖九是一個一階調變輸出 Yd 的頻譜，20KHz 以下低頻部份是 我們所要的信號，50K
10、Hz 以上高頻部份就是其它誤差。圖十是二階調變輸出的頻譜。 相比較，者可發現二階的化誤差(頻譜高頻部份)比較多，且比較往高頻擠。意思 就是，低頻信號部份比較精準，S/N 比較高。為麼？道很簡單，調變中的比較器 是在作信號化的工作，如同一般的 16bit DAC 一樣，只是它比較極端，只有 1bit。我們自 然希望這個比較器只針對低頻信號作化，所以最好是要讓比較器看到高頻部份。圖的 一階位積分器和圖七的 n 階位波器就是在扮演這種站在比較器前面阻擋高頻的角色。 誰阻擋高頻越成功，比較器對低頻信號的子化也就越精準，化誤差也就越往高頻擠。講 到這大家一定就明白為何二階比一階的 S/N 比高，因為二階
11、位低通波器比一 階的能阻擋高頻。依此推，三階，四階，五階，階越高越好。但是階越高位波 器越複雜，成本越高。而且階太高會引越整個調變器的穩定性的問題。基於這些考， CS4328 採用五階。 567囉嗦這麼一大段，相信大家只要有一些 Digital 的基本概，就一定對 CS4328 的 調變有一些觀上的認。如果還清楚，那麼者未免太對起筆者犧牲這麼多的寶貴 時間，半！至於 CS4328 還有 Switched Capacitor Filter 的部份，者就把它想成是比低通 波器就好，至於麼是 Switched Capacitor，筆者就暫時奉陪。 位，雖然我們常那只過是 0 與 1 的變化，然而它的學問卻是博大精深的， Delta-Sigma 這個名詞出現已久，卻無人能將它明清楚。 我們非常感謝黃博士 ， 竟以半的時間 ， 在談 、 寫公式的條件下 ， 把 Delta-Sigma 得這麼明白，並親繪本文之所有附圖，在此本人謹代表高傳真及者向黃博士致最深之謝 忱。 蒲鴻慶
